专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明申请

WO2013036244A1 PATH ISOLATION IN A MEMORY DEVICE 审中-公开
标题翻译：存储器件中的路径隔离
公开(公告)号：WO2013036244A1
公开(公告)日：2013-03-14
申请号：PCT/US2011/051073
申请日：2011-09-09
申请人： INTEL CORPORATION , CASTRO, Hernan A.
发明人： CASTRO, Hernan A.
IPC分类号： G11C7/10 , G11C13/02 , G11C16/06
CPC分类号： G11C13/0097 , G11C7/10 , G11C7/12 , G11C13/0004 , G11C13/0023 , G11C13/0026 , G11C13/0028 , G11C13/0038 , G11C13/004 , G11C13/0069 , G11C13/02 , G11C16/06
摘要： Embodiments of the present disclosure describe techniques and configurations for word-line path isolation in a phase change memory (PCM) device. In one embodiment, a memory device includes a memory cell of a memory device, a bit-line coupled to the memory cell, a word-line coupled to the memory cell, a bit-line electrode coupled to the bit-line, a word-line electrode coupled to the word-line, current-limiting circuitry of a selection module coupled to one of the word-line electrode and the bit-line electrode having a lower potential, the current-limiting circuitry to facilitate a selection operation of the memory cell by the selection module, sensing circuitry coupled to the one of the word-line electrode and the bit-line electrode having the lower potential, the sensing circuitry to perform a read operation of the memory cell, and write circuitry coupled to the one of the word-line electrode and the bit-line electrode having the lower potential, the write circuitry to perform a write operation of the memory cell. Other embodiments may be described and/or claimed.
摘要翻译：本公开的实施例描述了在相变存储器（PCM）设备中的字线路径隔离的技术和配置。在一个实施例中，存储器件包括存储器件的存储器单元，耦合到存储器单元的位线，耦合到存储器单元的字线，耦合到位线的位线电极，字耦合到字线的选择模块的限流电路，耦合到具有较低电位的字线电极和位线电极之一的选择模块的限流电路，所述限流电路有助于选择操作存储单元，所述感测电路耦合到所述字线电极和具有较低电位的所述位线电极之一，所述感测电路执行所述存储单元的读取操作，以及耦合到所述存储单元的写入电路的字线电极和具有较低电位的位线电极，写电路执行存储单元的写操作。可以描述和/或要求保护其他实施例。

32. 发明申请

WO2009034687A1 不揮発性記憶装置および不揮発性記憶装置へのデータ書込方法审中-公开
标题翻译：非易失存储设备和将数据写入非易失存储设备的方法
公开(公告)号：WO2009034687A1
公开(公告)日：2009-03-19
申请号：PCT/JP2008/002291
申请日：2008-08-25
申请人：パナソニック株式会社 , 加藤佳一 , 島川一彦
发明人：加藤佳一 , 島川一彦
IPC分类号： G11C13/00
CPC分类号： G11C13/00 , G11C13/0038 , G11C13/0069 , G11C2013/0078 , G11C2213/15 , G11C2213/79
摘要：　同一極性の電気パルスで複数の抵抗状態の間を遷移する抵抗変化型素子を複数備えたメモリセルアレイを有する不揮発性記憶装置（３００）。メモリセルアレイ（７０）と電気パルス印加装置（５０）との間に直列抵抗設定器（３１０）を設け、直列抵抗設定器を制御することにより、選択された抵抗変化型素子を低抵抗状態から高抵抗状態へと変化させる時および高抵抗状態から低抵抗状態へと変化させる時の少なくとも一方において、直列電流経路の抵抗値を所定の範囲で時間と共に変化させる。
摘要翻译：一种具有存储单元阵列的非易失性存储装置（300），该存储单元阵列响应于相同极性的电脉冲，包括多个电阻变化元件，每个电阻可变元件从多个电阻状态之一转变到另一个电阻状态。在存储单元阵列（70）和电脉冲施加装置（50）之间设置有串联电阻设定单元（310）。控制串联电阻器设定单元，随着时间的推移，串联电流路径的电阻值至少在将电阻可变元件从低电阻状态变为高电阻时至少在预定范围内变化当所选择的电阻变化元件从高电阻状态变为低电阻状态时。

33. 发明申请

WO2008129774A1 抵抗変化型記憶装置审中-公开
标题翻译：电阻可变存储器件
公开(公告)号：WO2008129774A1
公开(公告)日：2008-10-30
申请号：PCT/JP2008/000542
申请日：2008-03-12
申请人：パナソニック株式会社 , 加藤佳一 , 島川一彦
发明人：加藤佳一 , 島川一彦
IPC分类号： G11C13/00
CPC分类号： G11C13/003 , G11C8/08 , G11C13/0028 , G11C13/0038 , G11C13/0069 , G11C2013/009 , G11C2213/15 , G11C2213/74 , G11C2213/76 , G11C2213/79
摘要：　本発明の抵抗変化型記憶装置（１０）は、第１の電圧を超えると高抵抗状態へ第２の電圧を超えると低抵抗状態へ変化する抵抗変化型素子（１）と、制御装置（４）と、抵抗変化型素子（１）と直列に接続された電圧制限能動素子（２）と、電圧制限能動素子（２）を介して抵抗変化型素子（１）と直列に接続された電流制限能動素子（３）とを備え、制御装置（４）は、高抵抗状態へ変化させる場合に、電流と第１の抵抗値との積が第１の電圧以上となるように電流制限能動素子（３）を制御し、かつ電極間電圧が第２の電圧未満となるように電圧制限能動素子（２）を制御するように構成され、かつ、低抵抗状態へと変化させる場合に、電流と第２の抵抗値との積の絶対値が第２の電圧以上になりかつ電流と第１の抵抗値との積の絶対値が第１の電圧未満となるように電流制限能動素子（３）を制御するように構成されている。
摘要翻译：电阻可变存储装置（10）包括：电阻可变元件（1），其在施加第一电压时变为高电阻状态，并且当施加第二电压时变为低电阻状态; 控制装置（4）; 与电阻可变元件（1）串联连接的限压有源元件（2）; 和限流有源元件（3），其通过限压有源元件（2）与电阻可变元件（1）串联连接。控制装置（4）如下构成。也就是说，在改变为高电阻状态时，控制装置（4）控制限流有源元件（3），使得电流和第一电阻值的乘积不小于第一电压，并控制电压限制有源元件（2），使得电极间电压小于第二电压; 并且在改变为低电阻状态时，控制装置（4）控制限流有源元件（3），使得电流和第二电阻值的乘积的绝对值不小于第二电压，并且电流和第一电阻值的乘积的绝对值小于第一电压。

34. 发明申请

WO2008082994A1 MULTIPLE POLARITY REVERSIBLE CHARGE PUMP CIRCUIT AND RELATED METHODS 审中-公开
标题翻译：多极性反相充电泵电路及相关方法
公开(公告)号：WO2008082994A1
公开(公告)日：2008-07-10
申请号：PCT/US2007/088159
申请日：2007-12-19
申请人： SANDISK 3D LLC , AL-SHAMMA, Ali , SCHEUERLEIN, Roy E.
发明人： AL-SHAMMA, Ali , SCHEUERLEIN, Roy E.
IPC分类号： H03L7/093
CPC分类号： H02M3/073 , G11C5/145 , G11C13/0038 , G11C2213/77 , H02M2003/071
摘要： A multiple polarity reversible charge pump circuit is disclosed which, in certain embodiments, may be configured to generate a positive voltage at times and may be reversed to generate a negative voltage at other times. Such a charge pump circuit is advantageous if both the positive and negative voltage are not simultaneously required. In certain other embodiments, a charge pump circuit generates a high output current for only a positive boosted voltage in one mode of operation, but lower current positive and negative boosted voltage outputs in another mode of operation. Use with certain erasable memory array technologies is disclosed, particularly certain resistive passive element memory cells, and more particularly in a three-dimensional memory array.
摘要翻译：公开了一种多极性可逆电荷泵电路，其在某些实施例中可被配置为有时产生正电压并且可以反向以在其它时间产生负电压。如果不同时需要正电压和负电压，则这种电荷泵电路是有利的。在某些其他实施例中，电荷泵电路仅在一种工作模式下产生仅仅正升压电压的高输出电流，而在另一种工作模式下产生较低电流正和负升压电压输出。公开了某些可擦除存储器阵列技术的使用，特别是某些电阻性无源元件存储单元，更具体地在三维存储器阵列中使用。

35. 发明申请

WO2008068991A1 不揮発性半導体記憶装置审中-公开
标题翻译：非易失性半导体存储器件
公开(公告)号：WO2008068991A1
公开(公告)日：2008-06-12
申请号：PCT/JP2007/071501
申请日：2007-11-05
申请人：シャープ株式会社 , 井上剛至 , 細井康成 , 大西茂夫 , 粟屋信義
发明人：井上剛至 , 細井康成 , 大西茂夫 , 粟屋信義
IPC分类号： G11C13/00 , H01L27/10 , H01L45/00 , H01L49/00
CPC分类号： G11C13/0007 , G11C13/0026 , G11C13/0038 , G11C13/0069 , G11C2013/009 , G11C2213/15 , G11C2213/32 , G11C2213/34 , G11C2213/72 , G11C2213/77 , G11C2213/79 , H01L27/101 , H01L27/1021 , H01L27/2409 , H01L27/2436 , H01L45/04 , H01L45/1233 , H01L45/145 , H01L45/146 , H01L45/1633
摘要：　電圧印加によって抵抗特性の変化する可変抵抗素子を備えたメモリセルの複数に対して抵抗変化の異なる書き換え動作を個別同時に実行可能な不揮発性半導体記憶装置を提供する。書き換え対象の可変抵抗素子の抵抗特性を低抵抗状態から高抵抗状態に遷移させる第１書き換え動作と高抵抗状態から低抵抗状態に遷移させる第２書き換え動作の違いに応じて、２つの負荷抵抗特性の何れか一方を個別に選択可能に構成された負荷抵抗特性可変回路１４を、同一列のメモリセルに共通に接続するビット線ＢＬ０～３毎に備え、第１書き換え動作において印加する第１電圧パルスと第２書き換え動作において印加する第２電圧パルスを、負荷抵抗特性可変回路１４とビット線ＢＬ０～３を介して書き換え対象のメモリセルに印加する書き換え電圧パルス印加回路１３ａを備える。
摘要翻译：提供了一种非易失性半导体存储器件，其能够对具有由电压应用改变的电阻特性的可变电阻元件的多个存储单元单独并且同时地执行不同电阻变化的重写操作。对于与负载电阻特性变化电路（14）共同地与同一列的存储单元共同连接的位线（BL0〜BL3），设置非易失性半导体存储器件，其被构造成选择两个负载电阻根据用于使重写目标可变电阻元件的电阻特性从低电阻状态转变到高电阻状态的第一重写操作的各个特性，以及用于使从高电阻状态转变到低电平的第二重写操作电阻状态。还提供了重写电压脉冲施加电路（13a），用于通过负载电阻特性变化电路（14）和位来施加在第一重写操作中施加的第一电压脉冲和要在第二重写操作中施加的第二电压脉冲线（BL0〜BL3）到重写对象存储单元。

36. 发明申请

WO2019125507A1 ENERGY EFFICIENT WRITE SCHEME FOR NON-VOLATILE RESISTIVE CROSSBAR ARRAYS WITH SELECTORS 审中-公开
公开(公告)号：WO2019125507A1
公开(公告)日：2019-06-27
申请号：PCT/US2018/015901
申请日：2018-01-30
申请人： UNIVERSITY OF ROCHESTER , CIPRUT, Albert , FRIEDMAN, Eby G.
发明人： CIPRUT, Albert
IPC分类号： G11C13/00
CPC分类号： G11C13/003 , G11C13/0038 , G11C13/0069 , G11C2013/0076 , G11C2213/70
摘要： A method to adaptively and dynamically set a bias scheme of a crossbar array for a write operation includes: performing a read-before-write operation to determine a number of cells n to be written during a write operation; comparing n to a predetermined threshold value to determine an efficient bias scheme; setting at least one voltage regulator to provide a bias voltage according to the efficient bias scheme; and performing the write operation. A method to determine threshold value to determine an efficient bias scheme of a crossbar array and an energy efficient crossbar array device are also described.

37. 发明申请

WO2018063308A1 TWO TRANSISTOR, ONE RESISTOR NON-VOLATILE GAIN CELL MEMORY AND STORAGE ELEMENT 审中-公开
标题翻译：两个晶体管，一个电阻器非易失性增益细胞存储器和存储元件
公开(公告)号：WO2018063308A1
公开(公告)日：2018-04-05
申请号：PCT/US2016/054721
申请日：2016-09-30
申请人： INTEL CORPORATION
发明人： RIOS, Rafael , SHARMA, Abhishek Anil , LE, Van H. , DEWEY, Gilbert William , KAVALIEROS, Jack T.
IPC分类号： G11C13/00
CPC分类号： G11C13/0007 , G11C8/16 , G11C13/003 , G11C13/0038 , G11C13/004 , G11C13/0069 , G11C2213/15 , G11C2213/56 , G11C2213/74 , G11C2213/79 , G11C2213/82 , H01L27/2436 , H01L45/08 , H01L45/12 , H01L45/1233 , H01L45/146 , H01L45/147 , H01L45/16 , H01L45/1616 , H01L45/1666
摘要： A two transistor, one resistor gain cell and a suitable storage element are described. In some embodiments the gain cell has a resistive memory element coupled to a common node at one end to store a value and to a source line at another end, the value being read as conductivity between the common node and the source line of the resistive memory element, a write transistor having a source coupled to a bit line, a gate coupled to a write line, and a drain coupled to the common node to write a value at the bit line to the resistive memory element upon setting the write line high, and a read transistor having a source coupled to a bit line read line and a gate coupled to the common node to read the value written to the resistive memory element as a value at the second transistor gate.
摘要翻译：描述了两个晶体管，一个电阻器增益单元和合适的存储元件。在一些实施例中，增益单元具有在一端耦合到公共节点的电阻存储器元件以存储值并且在另一端处存储到源极线，该值被读取为电阻存储器的公共节点和源极线之间的导电率所述写入晶体管具有耦合到位线的源极，耦合到写入线的栅极以及耦合到所述公共节点的漏极，以在设置所述写入线为高时将所述位线处的值写入所述电阻式存储器元件，以及读取晶体管，其具有耦合到位线读取线的源极和耦合到公共节点的栅极，以读取写入到电阻存储器元件的值作为第二晶体管栅极处的值。

38. 发明申请

WO2017146692A1 MEMRISTIVE CONTROL CIRCUITS WITH CURRENT CONTROL COMPONENTS 审中-公开
标题翻译：带有电流控制元件的控制电路
公开(公告)号：WO2017146692A1
公开(公告)日：2017-08-31
申请号：PCT/US2016/019257
申请日：2016-02-24
申请人： HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP
发明人： BUCHANAN, Brent , ZHENG, Le , STRACHAN, John Paul
IPC分类号： G11C11/16 , G11C13/00
CPC分类号： G11C11/2297 , G11C11/1653 , G11C11/1655 , G11C11/1657 , G11C11/1673 , G11C13/0007 , G11C13/0023 , G11C13/0026 , G11C13/0028 , G11C13/0038 , G11C13/004 , G11C29/50012 , G11C2013/0045 , G11C2013/0073 , G11C2213/79
摘要： In one example in accordance with the present disclosure a control circuit is described. The control circuit includes a source following component to receive an input voltage and output a switching voltage. The circuit also includes an input leg of a current mirror coupled to the source following component. The input leg of the current mirror replicates the switching voltage to an output leg of the current mirror of a memristive bit cell. The circuit also includes a number of current control components. At least one of the current control components enforces a constant current through the source following component and other current control components maintain the input leg of the current mirror and the output leg of the current mirror at the same current.
摘要翻译：在根据本公开的一个示例中，描述了控制电路。控制电路包括源跟随组件以接收输入电压并输出开关电压。该电路还包括耦合到源极跟随组件的电流镜的输入支路。电流镜的输入支路将切换电压复制到忆阻位单元的电流镜的输出支路。该电路还包括许多电流控制组件。至少有一个电流控制元件通过源跟随元件强制恒定电流，其他电流控制元件将电流镜的输入支路和电流镜的输出支路保持在相同电流。

39. 发明申请

WO2016175770A1 MEMRISTOR APPARATUS WITH VARIABLE TRANSMISSION DELAY 审中-公开
标题翻译：具有可变传输延迟的仪表装置
公开(公告)号：WO2016175770A1
公开(公告)日：2016-11-03
申请号：PCT/US2015/028044
申请日：2015-04-28
申请人： HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP
发明人： HU, Miao , GE, Ning , STRACHAN, John Paul , WILLIAMS, Stanley
IPC分类号： G11C11/15
CPC分类号： G11C13/004 , G06N3/049 , G06N3/0635 , G11C11/54 , G11C11/5685 , G11C13/0004 , G11C13/0007 , G11C13/003 , G11C13/0038 , G11C13/0061 , G11C13/0069 , G11C27/005 , G11C2213/74 , G11C2213/75 , G11C2213/76 , G11C2213/79
摘要： In an example, a memristor apparatus with variable transmission delay may include a first memristor programmable to have one of a plurality of distinct resistance levels, a second memristor, a transistor connected between the first memristor and the second memristor, and a capacitor having a capacitance, in which the capacitor is connected between the first memristor and the transistor. In addition, application of a reading voltage across the second memristor is delayed by a time period equivalent to the programmed resistance level of the first memristor and the capacitance of the capacitor.
摘要翻译：在一个示例中，具有可变传输延迟的忆阻器装置可以包括可编程为具有多个不同电阻电平中的一个的第一忆阻器，第二忆阻器，连接在第一忆阻器和第二忆阻器之间的晶体管，以及具有电容其中电容器连接在第一忆阻器和晶体管之间。此外，在第二忆阻器上施加读取电压被延迟等于第一忆阻器的编程电阻水平和电容器的电容的时间段。

40. 发明申请

WO2016164049A1 TEMPERATURE COMPENSATION CIRCUITS 审中-公开
标题翻译：温度补偿电路
公开(公告)号：WO2016164049A1
公开(公告)日：2016-10-13
申请号：PCT/US2015/025450
申请日：2015-04-10
申请人： HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP
发明人： GE, Ning , YANG, Jianhua , HU, Miao , STRACHAN, John Paul
IPC分类号： G11C11/15 , G11C7/04
CPC分类号： G11C13/004 , G11C7/04 , G11C13/0007 , G11C13/0033 , G11C13/0038 , G11C13/0069
摘要： A temperature compensation circuit may comprise a temperature sensor to sense a temperature signal of a memristor crossbar array, a signal converter to convert the temperature signal to an electrical control signal, and a voltage compensation circuit to determine a compensation voltage based on the electrical control signal and pre-calibrated temperature data of the memristor crossbar array.
摘要翻译：温度补偿电路可以包括用于感测忆阻器横杆阵列的温度信号的温度传感器，将温度信号转换为电气控制信号的信号转换器，以及基于电控制信号确定补偿电压的电压补偿电路和忆阻器横杆阵列的预校准温度数据。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式