专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2018029481A1 FABRICATION OF CORRELATED ELECTRON MATERIAL FILMS WITH VARYING ATOMIC OR MOLECULAR CONCENTRATIONS OF DOPANT SPECIES 审中-公开
标题翻译：掺杂剂种类不同原子或分子浓度的相关电子材料膜的制备
公开(公告)号：WO2018029481A1
公开(公告)日：2018-02-15
申请号：PCT/GB2017/052364
申请日：2017-08-10
申请人： ARM LTD
发明人： REID, Kimberly Gay , SHIFREN, Lucian
IPC分类号： H01L45/00
CPC分类号： H01L45/1266 , H01L27/2427 , H01L27/2463 , H01L45/04 , H01L45/08 , H01L45/1226 , H01L45/1233 , H01L45/1253 , H01L45/145 , H01L45/146 , H01L45/147 , H01L45/1608 , H01L45/1616 , H01L45/1641 , H01L49/003
摘要： The present techniques generally relate to fabrication of layered correlated electron materials (CEMs) in which a first group of one or more layers may comprise a first concentrationof a dopant species, and wherein a second group of one or more layers may comprise a second concentration of a dopant species. In other embodiments, a CEM may comprise one or more regions of graded concentration of a dopant species.
摘要翻译：本技术总体上涉及制造层状相关电子材料（CEM），其中第一组一个或多个层可以包括第一浓度的掺杂剂物质，并且其中第二组的一个或多个层更多层可以包含第二浓度的掺杂剂物质。在其他实施例中，CEM可以包括一个或多个渐变浓度的掺杂剂物质的区域。

2. 发明申请

WO2017141042A1 METHOD PROVIDING FOR A STORAGE ELEMENT 审中-公开
标题翻译：提供存储元件的方法
公开(公告)号：WO2017141042A1
公开(公告)日：2017-08-24
申请号：PCT/GB2017/050414
申请日：2017-02-17
申请人： ARM LTD
发明人： REID, Kimberly Gay , SHIFREN, Lucian
IPC分类号： H01L45/00
CPC分类号： H01L45/08 , H01L45/04 , H01L45/1226 , H01L45/1233 , H01L45/146 , H01L45/147 , H01L45/1616
摘要： A method for forming a thin film (302) comprising a metal, metal compound, or metal oxide on a substrate, which method comprises forming one or more thin film layers (303, 304, 305) of a metal or metal oxide by a deposition process employing reactant precursors and/or relative amounts thereof which are selected to deposit a thin film layer with a controlled amount of dopant derived from at least one reactant precursor.
摘要翻译：一种用于在衬底上形成包括金属，金属化合物或金属氧化物的薄膜（302）的方法，该方法包括形成一个或多个薄膜层（303,304,305），该薄膜层金属或金属氧化物通过采用反应物前体和/或其相对量的沉积工艺来沉积，所述反应物前体和/或其相对量被选择用于沉积具有受控量的衍生自至少一种反应物前体的受控量的掺杂剂的薄膜层。

3. 发明申请

WO2016114311A1 抵抗変化型素子およびその製造方法审中-公开
标题翻译：电阻变化元件及其制造方法
公开(公告)号：WO2016114311A1
公开(公告)日：2016-07-21
申请号：PCT/JP2016/050853
申请日：2016-01-13
申请人：国立研究開発法人物質・材料研究機構
发明人：生田目　俊秀 , 長尾　忠昭
IPC分类号： H01L27/105 , C23C16/40 , H01L21/316 , H01L45/00 , H01L49/00
CPC分类号： H01L45/146 , C23C16/40 , H01L27/105 , H01L27/2436 , H01L27/2481 , H01L45/00 , H01L45/1233 , H01L45/1616 , H01L49/00
摘要：　非揮発性メモリ等に利用される抵抗変化型素子のフォーミング電圧を低下させ、また繰り返し特性を向上させる。　下部電極１１と上部電極１４との間に金属酸化物膜１２が挟まれた素子構造で、非晶質酸化アルミニウムまたは酸炭化アルミニウム１３の島状／粒子状領域を金属酸化物膜１２上に形成する。抵抗変化素子のオン／オフ動作を実現するフィラメントの核となる酸素欠損が、島状または粒子状の酸化アルミニウム等の下に当初より形成されているので、従来のようなフォーミング初期の高電圧印加による酸素欠損生成が不要となる。このような領域はわずかのサイクル数のＡＬＤ処理により作製できる。
摘要翻译：在非易失性存储器等中使用的电阻变化元件的形成电压降低，重复特性提高。在金属氧化物膜12夹在下部电极11和上部电极14之间的元件结构中，在金属氧化物膜12上形成非晶态氧化铝或碳酸氢氧化铝13的岛/颗粒状区域。因为作为用于实现电阻变化元件的开/关操作的灯丝的核的氧化物缺陷，从岛状或颗粒状氧化铝等开始形成，常规地通过以下方式产生氧化物缺陷：可以消除初始成型时的高压应用。可以使用少量的ALD过程的周期来制造这样的区域。

4. 发明申请

WO2015120657A1 一种多值非易失性有机阻变存储器及制备方法审中-公开
公开(公告)号：WO2015120657A1
公开(公告)日：2015-08-20
申请号：PCT/CN2014/074359
申请日：2014-03-31
申请人：北京大学
发明人：蔡一茂 , 刘业帆 , 方亦陈 , 王宗巍 , 李强 , 余牧溪 , 潘越 , 黄如
IPC分类号： H01L51/30 , H01L51/40
CPC分类号： H01L45/14 , G11C11/5664 , G11C13/0016 , G11C13/0097 , G11C2213/15 , G11C2213/52 , H01L45/122 , H01L45/1253 , H01L45/1616 , H01L51/0035 , H01L51/0098
摘要：一种多值非易失性有机阻变存储器及其制备方法。该阻变存储器包括顶电极、底电极以及位于顶电极和底电极之间的中间功能层，中间功能层为至少两层聚对二甲苯。该方法包括：采用PVD方法在衬底上生长底电极材料，并采用标准光刻技术使底电极图形化；采用聚合物化学气相淀积方法在底电极上依次生长多层聚对二甲苯材料；通过光刻和刻蚀定义底层电极的引出通孔；采用PVD方法在聚对二甲苯材料上生长顶电极材料，通过光刻、剥离定义顶层电极，并将底电极引出。在不改变器件基本结构的条件下，通过采用两侧均为较惰性电极以及多层聚对二甲苯的淀积来实现具有自限流效果的多值存储功能。

5. 发明申请

WO2015100066A1 SCHOTTKY BARRIERS FOR RESISTIVE RANDOM ACCESS MEMORY 审中-公开
标题翻译：电阻随机存取存储器的肖特基屏障
公开(公告)号：WO2015100066A1
公开(公告)日：2015-07-02
申请号：PCT/US2014/070514
申请日：2014-12-16
申请人： INTERMOLECULAR, INC.
发明人： NARDI, Federico , WANG, Yun
IPC分类号： G11C13/00 , G11C11/00 , H01L45/00
CPC分类号： H01L45/1253 , H01L27/2409 , H01L27/2481 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1616 , H01L45/1625
摘要： Provided are resistive random access memory (ReRAM) cells having Schottky barriers and methods of fabricating such ReRAM cells. Specifically, a ReRAM cell includes two Schottky barriers, one barrier limiting an electrical current through the variable resistance layer in one direction and the other barrier limiting a current in the opposite direction. This combination of the two Schottky barriers provides current compliance during set operations and limits undesirable current overshoots during reset operations. The Schottky barriers' heights are configured to match the resistive switching characteristics of the cell. Conductive layers of the ReRAM cells operable as electrodes may be used to form these Schottky barriers together with semiconductor layers. These semiconductor layers may be different components from a variable resistance layer and, in some embodiments, may be separated by intermediate conductive layers from the variable resistance layers.
摘要翻译：提供了具有肖特基势垒的电阻随机存取存储器（ReRAM）单元和制造这种ReRAM单元的方法。具体来说，ReRAM单元包括两个肖特基势垒，一个势垒限制了沿一个方向通过可变电阻层的电流，另一个势垒限制了相反方向上的电流。两个肖特基势垒的这种组合在设置操作期间提供电流兼容性，并在复位操作期间限制不期望的电流过冲。肖特基势垒的高度配置为匹配电池的电阻开关特性。可用作电极的ReRAM单元的导电层可以用于与半导体层一起形成这些肖特基势垒。这些半导体层可以是与可变电阻层不同的部件，并且在一些实施例中可以由可变电阻层的中间导电层分离。

6. 发明申请

WO2013192216A3 MEMORIES WITH CYLINDRICAL READ/WRITE STACKS 审中-公开
标题翻译：具有圆柱读/写堆栈的记忆
公开(公告)号：WO2013192216A3
公开(公告)日：2014-03-20
申请号：PCT/US2013046379
申请日：2013-06-18
申请人： SANDISK 3D LLC
发明人： CHIEN HENRY , LEE YAO-SHENG , SAMACHISA GEORGE , ALSMEIER JOHANN
IPC分类号： H01L27/24 , H01L45/00
CPC分类号： B42D15/02 , A63F13/00 , G11C5/02 , G11C13/0002 , G11C13/0026 , G11C13/0028 , G11C2213/71 , H01L21/82 , H01L27/2409 , H01L27/2454 , H01L27/249 , H01L45/06 , H01L45/065 , H01L45/08 , H01L45/085 , H01L45/1226 , H01L45/1273 , H01L45/142 , H01L45/143 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/149 , H01L45/1616
摘要： A three-dimensional memory is formed as an array of memory elements across multiple layers positioned at different distances above a semiconductor substrate. Cylindrical stacks of memory elements are formed where a cylindrical opening has read/write material deposited along its wall, and a cylindrical vertical bit line formed along its central axis. Memory elements formed on either side of such a cylinder may include sheet electrodes that extend into the read/write material.
摘要翻译：三维存储器形成为跨越位于半导体衬底上方不同距离的多个层的存储元件的阵列。形成存储元件的圆柱形堆叠，其中圆柱形开口具有沿其壁沉积的读/写材料，以及沿其中心轴线形成的圆柱形垂直位线。形成在这种气缸两侧的记忆元件可以包括延伸到读/写材料中的片电极。

7. 发明申请

WO2013109842A1 NONVOLATILE MEMORY DEVICE HAVING A CURRENT LIMITING ELEMENT 审中-公开
标题翻译：具有电流限制元件的非易失性存储器件
公开(公告)号：WO2013109842A1
公开(公告)日：2013-07-25
申请号：PCT/US2013/022083
申请日：2013-01-18
申请人： INTERMOLECULAR, INC
发明人： WANG, Yun , HASHIM, Imran , CHIANG, Tony
IPC分类号： G11C11/00
CPC分类号： H01L45/1253 , G11C13/0007 , G11C13/003 , G11C2213/56 , G11C2213/76 , H01L27/2409 , H01L27/2436 , H01L27/2463 , H01L45/08 , H01L45/12 , H01L45/1233 , H01L45/145 , H01L45/146 , H01L45/148 , H01L45/1616
摘要： A method of forming a nonvolatile memory device that contains a resistive switching memory element that has an improved device switching performance and lifetime, due to the addition of a current limiting component disposed therein. The current limiting component comprises at least one layer of resistive material configured to improve the switching performance and lifetime of the formed resistive switching memory element. The electrical properties of the formed current limiting layer, or resistive layer, are configured to lower the current flow through the variable resistance layer during the logic state programming ("set" and "reset") steps by adding a fixed series resistance in the formed resistive switching memory element found in the nonvolatile memory device. Resistive switching memory elements may be formed as part of a high-capacity nonvolatile memory integrated circuit used in various electronic devices, such as digital cameras, mobile telephones, handheld computers, and music players.
摘要翻译：一种形成非易失性存储器件的方法，该非易失性存储器件包含由于设置在其中的限流部件的添加而具有改善的器件切换性能和寿命的电阻式开关存储元件。电流限制部件包括至少一层电阻材料，其被配置为改善所形成的电阻式开关存储元件的开关性能和寿命。形成的限流层或电阻层的电性能被配置为在逻辑状态编程（“设置”和“复位”）步骤期间通过在所形成的电流层中添加固定的串联电阻来降低通过可变电阻层的电流在非易失性存储器件中存在的电阻式开关存储元件。电阻式开关存储元件可以形成为用于各种电子设备（例如数码相机，移动电话，手持式计算机和音乐播放器）中的大容量非易失性存储器集成电路的一部分。

8. 发明申请

WO2013077975A1 PLASMA PROCESSING OF METAL OXIDE FILMS FOR RESISTIVE MEMORY DEVICE APPLICATIONS 审中-公开
标题翻译：用于电阻式存储器件应用的金属氧化物膜的等离子体处理
公开(公告)号：WO2013077975A1
公开(公告)日：2013-05-30
申请号：PCT/US2012/062694
申请日：2012-10-31
申请人： INTERMOLECULAR, INC
发明人： LANG, Chi-I , LEE, Albert
IPC分类号： H01L21/8239
CPC分类号： H01L45/1616 , H01L27/2409 , H01L45/08 , H01L45/146
摘要： In some embodiments, the present invention discloses plasma processing at interfaces of an ALD metal oxide film with top and bottom electrodes to improve the ReRAM device characteristics. The interface processing can comprise an oxygen inhibitor step with a bottom polysilicon electrode to prevent oxidation of the polysilicon layer, enhancing the electrical contact of the metal oxide film with the polysilicon electrode. The interface processing can comprise an oxygen enrichment step with a top metal electrode to increase the resistivity of the metal oxide layer, providing an integrated current limiter layer.
摘要翻译：在一些实施例中，本发明公开了在ALD金属氧化物膜与顶部和底部电极的界面处的等离子体处理，以改善ReRAM器件特性。界面处理可以包括具有底部多晶硅电极的氧抑制剂步骤，以防止多晶硅层氧化，增强金属氧化物膜与多晶硅电极的电接触。界面处理可以包括具有顶部金属电极的富氧步骤以增加金属氧化物层的电阻率，从而提供集成的限流器层。

9. 发明申请

WO2013032855A2 METHOD FOR FORMING RESISTIVE SWITCHING MEMORY ELEMENTS 审中-公开
标题翻译：形成电阻开关记忆元件的方法
公开(公告)号：WO2013032855A2
公开(公告)日：2013-03-07
申请号：PCT/US2012/052054
申请日：2012-08-23
申请人： INTERMOLECULAR, INC. , TONG, Jinhong , HIGUCHI, Randall , HASHIM, Imran , GOPAL, Vidyut
发明人： TONG, Jinhong , HIGUCHI, Randall , HASHIM, Imran , GOPAL, Vidyut
IPC分类号： H01L45/00 , H01L21/02
CPC分类号： H01L45/1608 , H01L45/04 , H01L45/146 , H01L45/1616 , H01L45/1633 , H01L45/1658
摘要： Methods for producing RRAM resistive switching elements having reduced forming voltage include doping to create oxygen deficiencies in the dielectric film. Oxygen deficiencies in a dielectric film promote formation of conductive pathways.
摘要翻译：制造具有降低的成形电压的RRAM电阻式开关元件的方法包括掺杂以在电介质膜中产生氧缺陷。电介质膜中的氧缺乏促进导电通路的形成。

10. 发明申请

WO2013015776A1 SEED LAYER FOR A P + SILICON GERMANIUM MATERIAL FOR A NON-VOLATILE MEMORY DEVICE AND METHOD 审中-公开
标题翻译：用于非挥发性记忆体装置的P +硅锗材料的种子层和方法
公开(公告)号：WO2013015776A1
公开(公告)日：2013-01-31
申请号：PCT/US2011/045124
申请日：2011-07-22
申请人： CROSSBAR, INC. , CLARK, Mark, Harold , HERNER, Scott, Brad
发明人： CLARK, Mark, Harold , HERNER, Scott, Brad
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L27/2463 , H01L21/02532 , H01L21/0262 , H01L45/085 , H01L45/1233 , H01L45/1253 , H01L45/148 , H01L45/16 , H01L45/1616 , H01L45/1675
摘要： A method of forming a non- volatile memory device includes providing a substrate having a surface, depositing a dielectric overlying the surface, forming a first wiring structure overlying the dielectric, depositing silicon material overlying the first wiring structure, the silicon layer having a thickness of less than about 100 Angstroms, depositing silicon germanium material at a temperature raging from about 400 to about 490 Degrees Celsius overlying the first wiring structure using the silicon layer as a seed layer, wherein the silicon germanium material is substantially free of voids and has polycrystalline characteristics, depositing resistive switching material (e.g. amorphous silicon material) overlying the silicon germanium material, depositing a conductive material overlying the resistive material, and forming a second wiring structure overlying the conductive material.
摘要翻译：形成非易失性存储器件的方法包括提供具有表面的衬底，沉积覆盖在表面上的电介质，形成覆盖电介质的第一布线结构，沉积覆盖第一布线结构的硅材料，硅层的厚度小于约100埃，使用硅层作为种子层，以大约400至大约490摄氏度的温度沉积硅锗材料，其中硅锗材料基本上没有空隙并具有多晶特性沉积覆盖硅锗材料的电阻开关材料（例如非晶硅材料），沉积覆盖电阻材料的导电材料，以及形成覆盖导电材料的第二布线结构。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式