专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2009075073A1 不揮発性記憶装置およびその製造方法审中-公开
标题翻译：非易失性存储器件及其制造方法
公开(公告)号：WO2009075073A1
公开(公告)日：2009-06-18
申请号：PCT/JP2008/003551
申请日：2008-12-02
申请人：パナソニック株式会社 , 三河巧 , 富永健司 , 島川一彦 , 東亮太郎
发明人：三河巧 , 富永健司 , 島川一彦 , 東亮太郎
IPC分类号： H01L27/10 , H01L45/00 , H01L49/00 , H01L49/02
CPC分类号： H01L27/101 , H01L27/2409 , H01L27/2472 , H01L27/2481 , H01L45/04 , H01L45/1233 , H01L45/146
摘要：　本発明の不揮発性記憶装置は、基板（１）と、第１の配線（３）と、第１のスルーホール（４）に埋め込み形成された第１の充填部（５）と、第１の配線（３）と直交しかつ第１の抵抗変化素子の抵抗変化層（６）、導電層（７）、第２の抵抗変化素子の抵抗変化層（８）をこの順に積層された複数層からなる第２の配線（１１）と、第２のスルーホール（１３）に埋め込み形成された第２の充填部（１４）と、第３の配線（１５）とを備え、第２の配線（１１）の導電層（７）は第１の抵抗変化素子（９）の電極の役割と第２の抵抗変化素子（１０）の電極の役割とを果たすことを特徴とするものである。
摘要翻译：本发明的非易失性存储装置的特征在于，包括基板（1），第一布线（3），嵌入第一通孔（4）中的第一填充物（5），垂直于第一布线（3），并且包括以第一电阻变化元件的电阻变化层（6），导电层（7）和第二电阻变化的电阻变化层（8）的顺序层叠的多个层嵌入第二通孔（13）中的第一填充物（14）和第三布线（15），其中第二布线（11）的导电层（7）用作第一电阻变化的电极元件（9）并用作第二电阻变化元件（10）的电极。

2. 发明申请

WO2010125805A1 抵抗変化型不揮発性記憶素子の書き込み方法及び抵抗変化型不揮発性記憶装置审中-公开
标题翻译：写入电阻变化非易失性存储器元件的方法和电阻变化的非易失性存储器件
公开(公告)号：WO2010125805A1
公开(公告)日：2010-11-04
申请号：PCT/JP2010/003015
申请日：2010-04-27
申请人：パナソニック株式会社 , 東亮太郎 , 島川一彦 , 村岡俊作 , 河合賢
发明人：東亮太郎 , 島川一彦 , 村岡俊作 , 河合賢
IPC分类号： G11C13/00 , H01L27/10 , H01L45/00 , H01L49/00
CPC分类号： G11C13/0007 , G11C13/004 , G11C13/0064 , G11C13/0069 , G11C2013/0054 , G11C2013/0073 , G11C2013/0083 , G11C2013/009 , G11C2013/0092 , G11C2213/15 , G11C2213/32 , G11C2213/56 , G11C2213/79
摘要：ハーフＬＲの状態が出現し得る抵抗変化素子であっても、正常な低抵抗状態に修正し、抵抗変化ウィンドウを最大限確保することを可能とする抵抗変化素子の書き込み方法を提供する。印加する電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する抵抗変化素子(１０ａ)に対するデータの書き込み方法であって、下部電極(１４ｔ)を基準に上部電極(１１)に印加する電圧として、抵抗変化素子(１０ａ)を高抵抗状態(４０１)にするために正の電圧を印加する高抵抗化書き込みステップ(４０５)と、抵抗変化素子(１０ａ)を低抵抗状態(４０３)及び(４０２)にするために負の電圧を印加する低抵抗化書き込みステップ(４０６)及び(４０８)と、低抵抗化書き込みステップ(４０８)によって負の電圧が印加された後に正の電圧を印加することによって抵抗変化素子(１０ａ)を、低抵抗状態を経て高抵抗状態(４０１)にする低抵抗安定化書き込みステップ(４０４)とを含む。
摘要翻译：提供了一种将数据写入电阻变化元件（10a）的方法，该电阻变化元件（10a）根据施加的电压的极性在高电阻状态和低电阻状态之间可逆地转变。即使对于可以发生半低电阻状态的电阻变化元件，所述方法也可以将元件恢复到正常的低电阻状态并确保最大电阻变化窗口。该方法包括：通过施加正电压将电阻变化元件（10a）设定为高电阻状态（401）的电阻上升写入步骤（405）通过施加负电压将电阻变化元件（10a）设置为低电阻状态（403和402）的电阻降低写步骤（406和408）以及通过在施加负电压之后施加正电压将电阻变化元件（10a）通过低电阻状态移动到高电阻状态（401）的低电阻稳定写入步骤（404）的电阻降低写入步骤（408）。将上述电压施加到上电极（11），并且相对于下电极（14t）给出所述电压的极性。

3. 发明申请

WO2008149484A1 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置审中-公开
标题翻译：非易失性存储元件及其制造方法和非易失性存储元件的非线性半导体器件
公开(公告)号：WO2008149484A1
公开(公告)日：2008-12-11
申请号：PCT/JP2008/000745
申请日：2008-03-26
申请人：パナソニック株式会社 , 神澤好彦 , 片山幸治 , 藤井覚 , 村岡俊作 , 小佐野浩一 , 三谷覚 , 宮永良子 , 高木剛 , 島川一彦
发明人：神澤好彦 , 片山幸治 , 藤井覚 , 村岡俊作 , 小佐野浩一 , 三谷覚 , 宮永良子 , 高木剛 , 島川一彦
IPC分类号： H01L27/10 , G11C13/00 , H01L45/00 , H01L49/00
CPC分类号： H01L27/101 , G11C13/0007 , G11C13/004 , G11C13/0069 , G11C2013/0073 , G11C2213/32 , G11C2213/71 , G11C2213/72 , G11C2213/79 , H01L27/2409 , H01L27/2436 , H01L27/2481 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1625 , H01L45/1675 , Y10S438/90
摘要：　本発明の不揮発性記憶素子は、第１電極層(103)と、第２電極層(107)と、第１電極層(103)と第２電極層(107)との間に介在し、両電極(103),(107)間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層(106)とを備え、この抵抗変化層(106)は、ＴａＯｘ（但し、０≦ｘ＜２.５）で表される組成を有する第１のタンタル含有層と、少なくともＴａＯｙ（但し、ｘ＜ｙ）で表される組成を有する第２のタンタル含有層とが積層された積層構造を有している。
摘要翻译：非易失性存储元件设置有介于第一电极层（103）和第二电极层（107）之间的第一电极层（103），第二电极层（107）和电阻变化层（106）并且具有基于在两个电极（103）和（107）之间给出的电信号可逆地改变的电阻值。该电阻变化层（106）具有层叠结构，其中具有由TaOx（其中，0 = x <2.5）表示的组成的第一含钽层和具有由TaOy表示的组成的第二含钽层（其中， x

4. 发明申请

WO2010143396A1 抵抗変化型不揮発性記憶素子のフォーミング方法および抵抗変化型不揮発性記憶装置审中-公开
标题翻译：用于电阻变化的非易失性存储器元件和电阻变化的非易失性存储器件的形成方法
公开(公告)号：WO2010143396A1
公开(公告)日：2010-12-16
申请号：PCT/JP2010/003765
申请日：2010-06-04
申请人：パナソニック株式会社 , 河合賢 , 島川一彦 , 村岡俊作 , 東亮太郎
发明人：河合賢 , 島川一彦 , 村岡俊作 , 東亮太郎
IPC分类号： G11C13/00
CPC分类号： G11C13/0069 , G11C13/0007 , G11C13/0064 , G11C2013/0083 , G11C2213/32 , G11C2213/34 , G11C2213/79 , H01L27/101 , H01L27/2436 , H01L45/08 , H01L45/1233 , H01L45/146
摘要：抵抗変化素子の動作ウィンドウを最大化できる抵抗変化素子の最適なフォーミング方法を提供する。そのフォーミング方法は、抵抗変化素子（１００）を初期化させるフォーミング方法であって、抵抗変化素子（１００）の抵抗値が高抵抗状態のときよりも小さいか否かを判断する判断ステップ（Ｓ３５）と、小さくないと判断された場合に（Ｓ３５でＮｏ）、フォーミング電圧にフォーミングマージンを加えて得られる電圧を超えない電圧パルスを印加する印加ステップ（Ｓ３６）とを含み、判断ステップ（Ｓ３５）と印加ステップ（Ｓ３６）とはメモリアレイ（２０２）中の全メモリセルについて繰り返される（Ｓ３４～Ｓ３７）。
摘要翻译：公开了一种用于电阻变化元件的最佳形成方法，其中电阻变化元件的操作窗口可以最大化。该形成方法初始化电阻变化元件（100），并且包括评估电阻变化元件（100）的电阻值是否小于高电阻状态时的评估步骤（S35），以及施加步骤 S36），当已经评估了电阻值不低（S35时为“否”）时，施加不超过通过将成形余量加到形成电压而获得的电压的电压脉冲。对存储器阵列（202）中的所有存储单元（S34至S37）重复评估步骤（S35）和应用步骤（S36）。

5. 发明申请

WO2010119671A1 抵抗変化型不揮発性記憶装置审中-公开
标题翻译：电阻变化非易失性存储器件
公开(公告)号：WO2010119671A1
公开(公告)日：2010-10-21
申请号：PCT/JP2010/002683
申请日：2010-04-14
申请人：パナソニック株式会社 , 池田雄一郎 , 島川一彦 , 神澤好彦 , 村岡俊作 , 東亮太郎
发明人：池田雄一郎 , 島川一彦 , 神澤好彦 , 村岡俊作 , 東亮太郎
IPC分类号： G11C13/00 , H01L27/10 , H01L45/00
CPC分类号： G11C13/0007 , G11C13/0069 , G11C2013/0073 , G11C2213/12 , G11C2213/15 , G11C2213/34 , G11C2213/72 , H01L27/24
摘要：　抵抗変化型不揮発性記憶装置(１００)は、第１電極と前記第２電極との間に介在させ、両電極に接するように設けられた抵抗変化層で構成される抵抗変化素子(Ｒ１１、Ｒ１２、・・・)と、第３電極と前記第４電極との間に介在させ、両電極に接するように設けられた電流制御層で構成される電流制御素子(Ｄ１１、Ｄ１２、・・・)とを直列に接続してなるメモリセル(Ｍ１１、Ｍ１２、・・・)を備え、抵抗変化素子を低抵抗化するときは電流制限回路(１０５ｂ)を介して第１ＬＲ化駆動回路(１０５ａ１)で駆動し、高抵抗化するときは第２ＨＲ化駆動回路(１０５ａ２)で駆動し、電流制限回路(１０５ｂ)により、抵抗変化素子を低抵抗化するときの電流を、高抵抗化するときの電流よりも小さくする。
摘要翻译：电阻变化非易失性存储器件（100）具有存储单元（M11，M12，...），每个存储单元包括电阻变化元件（R11，R12，...）和电流控制元件（D11 ，D12，...）串联连接。电阻变化元件构成插入在第一电极和第二电极之间并且设置成接触两个电极的电阻变化层。电流控制元件构成插入在第三电极和第四电极之间的电流控制层，并且设置成与两个电极接触。为了降低电阻变化元件的电阻，所述元件经由电流控制电路（105b）由第一LR驱动电路（105a1）驱动。为了增加电阻变化元件的电阻，元件由第二HR驱动电路（105a2）驱动。当降低电阻变化元件的电阻时，电流控制电路（105b）使电流低于增加其电阻时的电流。

6. 发明申请

WO2009107370A1 抵抗変化素子の駆動方法およびそれを用いた抵抗変化型記憶装置审中-公开
标题翻译：使用相同方法驱动电阻变化元件和电阻变化型存储器
公开(公告)号：WO2009107370A1
公开(公告)日：2009-09-03
申请号：PCT/JP2009/000821
申请日：2009-02-25
申请人：パナソニック株式会社 , 村岡俊作 , 高木剛 , 島川一彦
发明人：村岡俊作 , 高木剛 , 島川一彦
IPC分类号： G11C13/00 , H01L27/10
CPC分类号： H01L27/101 , G11C13/0007 , G11C13/0069 , G11C2013/0083 , G11C2013/009 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/1625 , H01L45/1675
摘要：安定した高速動作が可能な抵抗変化素子の駆動方法が提供される。その駆動方法は、印加される電気的パルスの極性に応じて高抵抗状態と低抵抗状態とを遷移する抵抗変化層（３）と下部電極（２）および上部電極（４）とを備える不揮発性の抵抗変化素子（１０）を駆動する方法であって、書き込み電圧パルスによって抵抗変化層（３）を低抵抗状態から高抵抗状態に遷移させる書き込み過程（Ｓ１１）および（Ｓ１５）と、抵抗変化層（３）を高抵抗状態から低抵抗状態に遷移させる消去過程（Ｓ１３）とを有し、書き込み過程では、抵抗変化素子（１０）が製造された後の第１回目の書き込み時（Ｓ１１）における書き込み電圧パルスの電圧値をＶｗ１とし、抵抗変化素子（１０）が製造された後の第２回目以降の書き込み時（Ｓ１５）における書き込み電圧パルスの電圧値をＶｗとすると、｜Ｖｗ１｜＞｜Ｖｗ｜を満たすように、書き込み電圧パルスを電極間に印加する。
摘要翻译：提供一种用于驱动能够稳定的高速操作的电阻变化元件的方法。驱动方法是驱动具有根据所施加的电脉冲的极性在高电阻状态和低电阻状态之间变化的电阻变化层（3）的非易失性电阻变化元件（10）的驱动方法，下电极（2）和上电极（4）。该方法包括通过写入电压脉冲将电阻变化层（3）从低电阻状态改变为高电阻状态的写入步骤（（S11）和（S15）），以及改变电阻的擦除步骤（3）从高电阻状态变为低电阻状态。在写入步骤中，在电极之间施加写入电压脉冲，使得| Vw1 |> | Vw | 满足其中Vw1是在制造电阻变化元件（10）之后的第一次写入（S11）中的写入电压脉冲的电压值，并且Vw是在第二次和随后的写入中的写入电压脉冲的电压值（S15 ）在制造电阻变化元件（10）之后。

7. 发明申请

WO2009057275A1 不揮発性記憶装置および不揮発性データ記録メディア审中-公开
标题翻译：非易失存储器件和非易失性数据记录介质
公开(公告)号：WO2009057275A1
公开(公告)日：2009-05-07
申请号：PCT/JP2008/003055
申请日：2008-10-28
申请人：パナソニック株式会社 , 魏志強 , 高木剛 , 河合賢 , 島川一彦
发明人：魏志強 , 高木剛 , 河合賢 , 島川一彦
IPC分类号： G11C13/00 , H01L27/10
CPC分类号： H01L27/101 , G11C11/5685 , G11C13/0007 , G11C13/004 , G11C13/0069 , G11C2013/0054 , G11C2013/0073 , G11C2013/009 , G11C2211/5646 , G11C2213/31 , G11C2213/32 , G11C2213/34 , G11C2213/79
摘要：【課題】本発明の不揮発性記憶装置および不揮発性データ記録メディアは、電気的パルスの印加により抵抗変化する不揮発性記憶素子を有した不揮発性記憶装置であって、不揮発性記憶素子に第一の電気的パルスを印加することにより不揮発性記憶素子の抵抗値は第一抵抗値から第二抵抗値に変化し、第一の電気的パルスとは逆極性である第二の電気的パルスを印加することにより第二抵抗値から第一抵抗値に変化する第一の書き込みを行う第一の書き込み回路（１０６）と、不揮発性記憶素子に第三の電気的パルスを印加することにより不揮発性記憶素子の抵抗値は第三抵抗値から第四抵抗値に変化し、第三の電気的パルスとは同極性である第四の電気的パルスを印加することにより第四の抵抗値から第五の抵抗値に変化する第二の書き込みを行う第二の書き込み回路（１０８）とを備える。
摘要翻译：可以提供一种具有通过施加电脉冲而改变的电阻的非易失性存储元件的非易失性存储装置和非易失性数据记录介质。非易失性存储装置包括：第一写入电路（106），其通过向非易失性存储元件施加第一电脉冲来执行第一写入处理，使得非易失性存储元件的电阻值从第一电阻值并且通过施加与第一电脉冲相比具有相反极性的第二电脉冲，使得电阻值从第二电阻值变为第一电阻值; 以及第二写入电路（108），其通过向所述非易失性存储元件施加第三电脉冲来执行第二写入处理，使得所述非易失性存储元件的电阻值从第三电阻值变为第四电阻值并且通过施加与第三电脉冲具有相同极性的第四电脉冲，使得电阻值从第四电阻值变为第五电阻值。

8. 发明申请

WO2009001534A1 抵抗変化型不揮発性記憶装置审中-公开
标题翻译：电阻变化型非易失存储器件
公开(公告)号：WO2009001534A1
公开(公告)日：2008-12-31
申请号：PCT/JP2008/001603
申请日：2008-06-20
申请人：パナソニック株式会社 , 東亮太郎 , 島川一彦 , 藤井覚 , 神澤好彦
发明人：東亮太郎 , 島川一彦 , 藤井覚 , 神澤好彦
IPC分类号： G11C13/00 , H01L27/10
CPC分类号： G11C13/003 , G11C13/0007 , G11C13/0023 , G11C13/0026 , G11C13/0069 , G11C13/0097 , G11C2013/009 , G11C2213/15 , G11C2213/32 , G11C2213/71 , G11C2213/72 , G11C2213/74 , G11C2213/77 , H01L27/101 , H01L27/2409 , H01L27/2481 , H01L45/04 , H01L45/1233 , H01L45/146
摘要：　Ｘ方向に延びるビット線（ＢＬ）とＹ方向に延びるワード線（ＷＬ）との交点位置にメモリセル（ＭＣ）が形成されている。Ｚ方向に揃ったビット線（ＢＬ）群毎に構成された、ワード線（ＷＬ）が共通の複数の基本アレイ面が、Ｙ方向に並んで配置されている。各基本アレイ面において、偶数層ビット線および奇数層ビット線がそれぞれ共通に接続されており、選択スイッチ素子（１０１～１０４）は共通接続された偶数層ビット線とグローバルビット線（ＧＢＬ）との接続／非接続を切替制御し、選択スイッチ素子（１１１～１１４）は共通接続された奇数層ビット線とグローバルビット線（ＧＢＬ）との接続／非接続を切替制御する。
摘要翻译：存储单元（MC）形成在沿X方向延伸的位线（BL）与在Y方向上延伸的字线（WL）之间的交叉点处。在Y方向上配置有对于Z方向排列的位线组（BL）形成的共同字线（WL）的多个基本阵列面。在每个基本阵列面中，偶数层位线和奇数位线分别共同连接。选择开关元件（101〜104）控制共同连接的偶数层位线和全局位线（GBL）之间的连接/断开的切换。选择开关元件（111〜114）控制共同连接的奇数位位线和全局位线（GBL）之间的连接/断开的切换。

9. 发明申请

WO2010143414A1 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置审中-公开
标题翻译：用于电阻变化的非易失性存储器元件和电阻变化的非易失性存储器件的方法
公开(公告)号：WO2010143414A1
公开(公告)日：2010-12-16
申请号：PCT/JP2010/003802
申请日：2010-06-08
申请人：パナソニック株式会社 , 河合賢 , 島川一彦 , 村岡俊作 , 東亮太郎
发明人：河合賢 , 島川一彦 , 村岡俊作 , 東亮太郎
IPC分类号： G11C13/00
CPC分类号： G11C11/5685 , G11C13/0007 , G11C13/0038 , G11C13/0064 , G11C13/0069 , G11C2013/0071 , G11C2013/0073 , G11C2013/0083 , G11C2213/56 , G11C2213/79
摘要：抵抗変化素子の動作ウィンドウを最大化できる抵抗変化素子の最適な書き込み方法を提供する。その書き込み方法は、印加される電圧パルスの極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する抵抗変化素子に対する書き込み方法であって、準備ステップ（Ｓ５０）と、書き込みステップ（Ｓ５１、Ｓ５１ａ、Ｓ５１ｂ）とを含み、準備ステップ（Ｓ５０）では、抵抗変化素子に対して、電圧が徐々に大きくなる電圧パルスを印加しながら抵抗変化素子の抵抗値を測定することで、高抵抗化が開始する第１の電圧Ｖ１及び抵抗値が最大となる第２の電圧Ｖ２を決定しておき、高抵抗化ステップ（Ｓ５１ａ）では、第１の電圧Ｖ１以上で、かつ、第２の電圧Ｖ２以下の電圧Ｖｐをもつ電圧パルスを抵抗変化素子に印加することで、抵抗変化素子を低抵抗状態（Ｓ５２）から高抵抗状態（Ｓ５３）に遷移させる。
摘要翻译：公开了用于电阻变化元件的最佳写入方法，其中电阻变化元件的操作窗口可以被最大化。该写入方法是用于根据所施加的电压脉冲的极性在高电阻状态和低电阻状态之间可逆地移位的电阻变化元件，并且包括准备步骤（S50）和写入步骤（S51，S51a，S51b ）。准备步骤（S50）适用于电阻变化元件，其中电压逐渐变高的电压脉冲，同时测量电阻变化元件的电阻值，以便确定变化到高的第一电压（V1）电阻开始，电阻值变为最大值的第二电压（V2）。高电阻变化步骤（S51a）将具有在第一电压（V1）至第二电压（V2）之间的电压（Vp）的电压脉冲施加到电阻变化元件，以使电阻变化元件从低电阻状态（S52）到高电阻状态（S53）。

10. 发明申请

WO2010047068A1 不揮発性記憶装置及びそのメモリセルへの書き込み方法审中-公开
标题翻译：非易失存储器件和写入存储器单元的方法
公开(公告)号：WO2010047068A1
公开(公告)日：2010-04-29
申请号：PCT/JP2009/005405
申请日：2009-10-16
申请人：パナソニック株式会社 , 高木剛 , 村岡俊作 , 飯島光輝 , 河合賢 , 島川一彦
发明人：高木剛 , 村岡俊作 , 飯島光輝 , 河合賢 , 島川一彦
IPC分类号： G11C13/00
CPC分类号： G11C13/0069 , G11C13/0007 , G11C13/0064 , G11C2013/0083 , G11C2013/009 , G11C2213/32 , G11C2213/56 , G11C2213/79
摘要：　各メモリセルを構成する選択トランジスタのサイズを大きくすることなく、安定した動作を実現することができる不揮発性記憶装置を提供する。その不揮発性記憶装置（２００）は、第１導電型のＰ型ウェル（３０１ａ）を有する半導体基板（３０１）と、半導体基板（３０１）上に形成された抵抗変化素子（Ｒ１１）とトランジスタ（Ｎ１１）とが直列に接続されて構成されるメモリセル（Ｍ１１）等を複数個具備するメモリセルアレイ（２０２）と、選択されたメモリセル（Ｍ１１）等を構成する抵抗変化素子（Ｒ１１）に書き込み用の電圧パルスが印加されるときに、Ｐ型ウェル（３０１ａ）に、トランジスタ（Ｎ１１）のソース及びドレインに対して順方向となるように、バイアス電圧ＶＢを印加する基板バイアス回路（２２０）とを備える。
摘要翻译：提供了一种非易失性存储装置，其中可以在不增加构成每个存储单元的选择晶体管的尺寸的情况下实现稳定的操作。该非易失性存储装置（200）包括：具有第一导电类型的P型阱（301a）的半导体电路板（301）配备有通过连接形成在半导体电路板（301）上的串联晶体管（N11）和可变电阻元件（R11）构成的多个存储单元（M11）等的存储单元阵列（202）。以及电路板偏置电路（220），该电路板偏置电路（220）施加偏置电压VB，以便当将电压相对于晶体管（N11）的源极和漏极施加到P型阱（301a）的源极和漏极时，施加偏压应用写入构成选择的存储单元（M11）等的可变电阻元件（R11）的脉冲。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式