专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

101. 发明申请

WO2015011440A1 MOS-BIPOLAR DEVICE 审中-公开
标题翻译： MOS双极器件
公开(公告)号：WO2015011440A1
公开(公告)日：2015-01-29
申请号：PCT/GB2014/052013
申请日：2014-07-02
申请人： ECO SEMICONDUCTORS LIMITED
发明人： MADATHIL, Sankara
IPC分类号： H01L29/06 , H01L29/739 , H01L29/66
CPC分类号： H01L29/7395 , H01L29/0615 , H01L29/0696 , H01L29/1095 , H01L29/407 , H01L29/66348 , H01L29/7397
摘要： A clustered Insulated Gate Bipolar Transistor (CIGBT) comprising a drift region (24), a P well region (20) formed within the n-type drift region, an N well region (22) formed within the P well region (20), a P base region (32) formed within the N well region (22) and a cathode region (36). One or more trenches (40) are formed in the device and configured to longitudinally intersect the drift region (24) and, optionally, the P well region (20) as well as laterally intersecting the base region (32), the N well region (22) and the P well region (20). An insulating film is formed on the inner surface of the trenches (40) and gate oxide is formed on the insulating film so as to substantially fill the trenches and form a gate.
摘要翻译：包括漂移区域（24），形成在n型漂移区域内的P阱区域（20）的集束绝缘栅双极晶体管（CIGBT），形成在P阱区域（20）内的N阱区域（22）形成在N阱区域（22）内的P基极区域（32）和阴极区域（36）。一个或多个沟槽（40）形成在器件中并且被配置为纵向地与漂移区域（24）和P阱区域（20）相交，以及横向相交于基极区域（32），N阱区域（22）和P阱区（20）。在沟槽（40）的内表面上形成绝缘膜，并且在绝缘膜上形成栅极氧化物，以便基本上填充沟槽并形成栅极。

102. 发明申请

WO2014091545A1 半導体装置及びその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2014091545A1
公开(公告)日：2014-06-19
申请号：PCT/JP2012/081980
申请日：2012-12-10
申请人：三菱電機株式会社 , 大佐賀毅 , 春口秀樹
发明人：大佐賀　毅 , 春口　秀樹
IPC分类号： H01L27/04 , H01L29/78
CPC分类号： H01L29/7813 , G01K7/01 , H01L23/3677 , H01L29/0619 , H01L29/0696 , H01L29/1095 , H01L29/66348 , H01L29/66734 , H01L29/7397 , H01L29/7804 , H01L29/7811 , H01L2924/0002 , H01L2924/00
摘要：　半導体基板（１）に接続された電極（３）を有するトランジスタ（１８）が半導体基板（１）に設けられている。半導体基板（１）の温度をモニターする温度センスダイオード（４）が半導体基板（１）に設けられている。温度センスダイオード（４）に電気的に接続された温度センスパッド（５）が半導体基板（１）上に絶縁膜（２０）を介して設けられている。温度センスパッド（５）の下において半導体基板（１）に複数のトレンチ（２１）が設けられている。
摘要翻译：在半导体基板（1）上设置具有与半导体基板（1）连接的电极（3）的晶体管（18）。在半导体基板（1）上设置有监视半导体基板（1）的温度的温度检测二极管（4）。电连接到温度感测二极管（4）的温度检测焊盘（5）设置在半导体衬底（1）上，隔着绝缘膜（20）。多个沟槽（21）设置在温度感测板（5）下方的半导体衬底（1）中。

103. 发明申请

WO2014087986A1 半導体装置およびそれを用いた電力変換装置审中-公开
标题翻译：使用相同的半导体器件和功率转换器件
公开(公告)号：WO2014087986A1
公开(公告)日：2014-06-12
申请号：PCT/JP2013/082431
申请日：2013-12-03
申请人：株式会社日立パワーデバイス
发明人：鈴木　弘 , 白石　正樹 , 渡邉　聡 , 石丸　哲也
IPC分类号： H01L29/739 , H01L29/78
CPC分类号： H01L29/7397 , H01L29/0619 , H01L29/66348 , H02M7/5387
摘要：　本発明の課題は、ターンオンスイッチング期間中におけるｄｖ／ｄｔのゲート駆動回路による制御性を向上できる半導体装置を提供することである。　互いに隣接する３個以上のトレンチゲートを含むトレンチゲート群を複数備え、隣り合う２個のトレンチゲート群の間隔が、一つのトレンチゲート群において隣り合う２個のトレンチゲートの間隔よりも広い。これにより、ゲート－エミッタ間容量が増大するので、ターンオンスイッチング期間中におけるｄｖ／ｄｔのゲート駆動回路による制御性を向上できる。
摘要翻译：本发明解决的问题是提供一种能够在开通切换期间通过栅极驱动电路改善dv / dt可控性的半导体器件。半导体器件包括多个沟槽栅极组，每个沟槽栅极组包括相互邻接的三个或多个沟槽栅极，并且相邻的两个沟槽栅极组之间的距离大于一个沟槽栅极组中相邻的两个沟槽栅极之间的距离。因此，栅 - 发射极容量增加，因此半导体器件可以在导通切换期间通过栅极驱动电路改善dv / dt可控性。

104. 发明申请

WO2014086014A1 ITC-IGBT及其制作方法审中-公开
公开(公告)号：WO2014086014A1
公开(公告)日：2014-06-12
申请号：PCT/CN2012/086001
申请日：2012-12-06
申请人：中国科学院微电子研究所 , 上海联星电子有限公司 , 江苏中科君芯科技有限公司
发明人：吴振兴 , 朱阳军 , 田晓丽 , 卢烁今
IPC分类号： H01L21/336 , H01L29/739
CPC分类号： H01L29/7397 , H01L21/0245 , H01L21/02507 , H01L21/02532 , H01L21/2652 , H01L21/30625 , H01L21/324 , H01L29/0817 , H01L29/0821 , H01L29/155 , H01L29/36 , H01L29/66348
摘要：一种 ITC-IGBT及其制作方法，该方法包括：提供一重掺杂衬底，在所述重掺杂衬底表面上形成 Ge x Si 1-x /Si多量子阱应变超晶格层，在所述Ge x Si 1-x /Si多量子阱应变超晶格层表面上形成轻掺杂层。所述Ge x Si 1-x /Si多量子阱应变超晶格层通过一个步骤形成在所述重掺杂衬底表面上，简化了ITC-IGBT的生产工艺。

105. 发明申请

WO2014061619A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2014061619A1
公开(公告)日：2014-04-24
申请号：PCT/JP2013/077862
申请日：2013-10-11
申请人：富士電機株式会社
发明人：小野澤　勇一 , 高橋　英紀 , 吉村　尚
IPC分类号： H01L29/78 , H01L21/336 , H01L29/739
CPC分类号： H01L29/7397 , H01L29/0619 , H01L29/1095 , H01L29/407 , H01L29/41708 , H01L29/42304 , H01L29/4236 , H01L29/4238 , H01L29/4916 , H01L29/66348 , H01L29/7811 , H01L29/7813
摘要：　第１絶縁膜の内側に、第１トレンチ（２１）の一方の側壁に沿って設けられるとともに、第２トレンチ（４０）の内部に設けられた第１ゲート電極（２２ａ）と、第２絶縁膜の内側に、第１トレンチ（２１）の他方の側壁に沿って設けられるとともに、第３トレンチ（５０）の内部に設けられたシールド電極（２２ｂ）と、第２トレンチ（４０）が延長されることによって、一部が第１ゲート電極（２２ａ）上に設けられ、第１ゲート電極（２２ａ）と接続されたゲートランナーと、第３トレンチ（５０）が延長されることによって、一部がシールド電極（２２ｂ）上に設けられ、シールド電極（２２ｂ）と接続されたエミッタポリシリコン層（２５ａ）と、を備えることを特徴とする半導体装置により、わずかなプロセス工程数の増加で、コスト増加、良品率の低下を抑えながら、ターンオン特性を改善した。
摘要翻译：该半导体器件的特征在于具有：设置在第一绝缘膜的内侧的第一栅电极（22a），所述第一栅电极沿着第一沟槽（21）的一个侧壁设置，以及其设置在第二沟槽（40）的内部; 设置在第二绝缘膜的内侧的屏蔽电极（22b），所述屏蔽电极沿着所述第一沟槽（21）的另一个侧壁设置，并且设置在第三沟槽（50）的内部， ; 栅极流道，其一部分通过使第二沟槽（40）延伸设置在第一栅电极（22a）上，并连接到第一栅电极（22a）; 和发射极多晶硅层（25a），其一部分通过使第三沟槽（50）延伸设置在屏蔽电极（22b）上并与屏蔽电极（22b）连接。因此，随着少量工艺步骤的增加，打开特性得到改善，同时抑制成本增加和成品率的劣化。

106. 发明申请

WO2013179650A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2013179650A1
公开(公告)日：2013-12-05
申请号：PCT/JP2013/003359
申请日：2013-05-28
申请人：株式会社デンソー
发明人：小山　和博 , 住友　正清
IPC分类号： H01L29/739 , H01L21/336 , H01L29/78
CPC分类号： H01L29/66348 , H01L29/0696 , H01L29/7397
摘要：　半導体装置の製造方法では、半導体基板（１）を用意し、異方性エッチングで、基板平面方向に互いに垂直な第１、第２方向において離間する複数の第１トレンチ（４ａ）を半導体基板に形成し、第１トレンチの内壁表面に保護膜（１４）を形成し、第１トレンチの底面に配置された保護膜を除去し、等方性エッチングで、第１トレンチと連通する第２トレンチ（４ｂ）を形成する。第２トレンチを形成する工程を、半導体基板のうち第１方向において隣り合う第１トレンチの間に位置する部分により、半導体基板のうち第２方向において隣り合う第１トレンチの間に位置する部分同士を連結させたまま行う。
摘要翻译：在本发明的半导体器件制造方法中，准备半导体基板（1），通过各向异性蚀刻在半导体基板的基板平面方向形成多个第一沟槽（4a），所述第一沟槽形成在彼此垂直的第一和第二方向上的间隔，在第一沟槽的内壁表面上形成保护膜（14），去除设置在第一沟槽的底表面上的保护膜，并且将第二沟槽（4b））通过各向同性蚀刻形成。进行形成第二沟槽的步骤，同时使半导体衬底部分位于通过位于第一沟槽彼此相邻的第一沟槽之间的第二方向彼此相邻的第一沟槽之间，半导体衬底部分位于第一沟槽彼此相邻的第一方向。

107. 发明申请

WO2013141141A1 半導体装置の製造方法审中-公开
标题翻译：半导体器件的生产方法
公开(公告)号：WO2013141141A1
公开(公告)日：2013-09-26
申请号：PCT/JP2013/057310
申请日：2013-03-14
申请人：富士電機株式会社
发明人：小林　勇介 , 吉村　尚
IPC分类号： H01L21/265 , H01L21/329 , H01L21/336 , H01L29/06 , H01L29/739 , H01L29/78 , H01L29/861 , H01L29/868
CPC分类号： H01L21/3223 , H01L21/263 , H01L21/324 , H01L29/0619 , H01L29/32 , H01L29/36 , H01L29/402 , H01L29/66128 , H01L29/66348 , H01L29/7397 , H01L29/8611
摘要：　第１導電型の半導体基板（１０１）の裏面からプロトン注入する注入工程と、注入工程後に、半導体基板（１０１）を炉中でアニール処理を行うことによって、半導体基板（１０１）よりも高い不純物濃度を有する第１導電型の第１半導体領域（１０１ａ）を形成する形成工程を含み、形成工程は、炉を水素雰囲気中とし、炉アニールの水素の容積濃度を０．５％以上４．６５％未満で行う。これにより、プロトン注入によるドナー生成において、結晶欠陥低減を図ることができる。また、ドナー化率を向上させることができる。
摘要翻译：一种半导体装置的制造方法，包括：从第一导电型半导体基板（101）的背面发生质子注入的注入工序; 以及形成步骤，其中在注入步骤之后，通过在炉中退火半导体衬底（101）形成杂质浓度高于半导体衬底（101）的第一导电类型的第一半导体区域（101a）。成型步骤在氢气氛中使用炉，并且使用炉体退火的氢体积浓度为0.5％〜4.65％。结果，所述制备方法能够通过质子注入减少供体产生期间的结晶缺陷，以及增加给体速率。

108. 发明申请

WO2013105350A1 半導体装置とその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2013105350A1
公开(公告)日：2013-07-18
申请号：PCT/JP2012/080624
申请日：2012-11-27
申请人：トヨタ自動車株式会社 , 平林康弘 , 榊原明徳
发明人：平林　康弘 , 榊原　明徳
IPC分类号： H01L29/06 , H01L21/336 , H01L29/739 , H01L29/78
CPC分类号： H01L29/063 , H01L29/0615 , H01L29/0619 , H01L29/0638 , H01L29/404 , H01L29/407 , H01L29/66348 , H01L29/7397 , H01L29/7811 , H01L29/7813
摘要：　外来電荷の影響を抑制することが可能であるとともに、効率的に製造することができる半導体装置を提供する。この半導体装置は、半導体素子が形成されているアクティブ領域と、アクティブ領域と半導体基板の端面との間の外周領域を有しており、外周領域の少なくとも一部の上面に絶縁層が形成されており、絶縁層内に、アクティブ領域から半導体基板の端面に向かう方向、及び、半導体基板の厚み方向に沿った断面において半導体基板の厚み方向に沿って伸びており、互いに分離されている複数のフローティング電極が、アクティブ領域から半導体基板の端面に向かう方向に沿って間隔を隔てて配置されている。
摘要翻译：提供可以有效地制造的半导体器件，并且可以抑制来自外部的电荷的影响。该半导体器件包括形成半导体元件的有源部分和布置在半导体基板的有源部分和端面之间的外周部分。在外周部的至少一部分的上表面上形成绝缘层，并且在该绝缘层中，沿着从有源部朝向端面的方向配置多个彼此分离的浮动电极在所述半导体衬底之间具有间隙的情况下，每个所述浮置电极沿着沿着半导体衬底的厚度方向的方向在沿着半导体衬底的有源部分朝向端面的方向的横截面上延伸，并且沿着半导体衬底的厚度方向。

109. 发明申请

WO2013083017A1 沟槽型绝缘栅双极型晶体管及其制备方法审中-公开
公开(公告)号：WO2013083017A1
公开(公告)日：2013-06-13
申请号：PCT/CN2012/085714
申请日：2012-12-03
申请人：无锡华润华晶微电子有限公司
发明人：唐红祥 , 孙永生 , 计建新 , 马卫清
IPC分类号： H01L21/28 , H01L21/331 , H01L21/24 , H01L29/423 , H01L29/739 , H01L29/36
CPC分类号： H01L29/7397 , H01L21/02499 , H01L21/02634 , H01L29/0821 , H01L29/0834 , H01L29/1095 , H01L29/66333 , H01L29/66348 , H01L29/7395
摘要：提供一种沟槽型绝缘栅双极型晶体管（IGBT）及其制备方法，属于IGBT技术领域，IGBT的制备方法包括步骤：（1）提供半导体衬底；（2）在半导体衬底的第一面上外延生长外延层；（3）在半导体衬底的第二面上制备形成沟槽型IGBT的栅极和发射极；（4）对外延层进行减薄以形成集电区；（5）在集电区上金属化以形成集电极。IGBT的制备方法成本低，制备形成的沟槽型IGBT的器件性能好。

110. 发明申请

WO2013038860A1 炭化珪素半導体装置およびその製造方法审中-公开
标题翻译：硅碳化硅半导体器件及其制造方法
公开(公告)号：WO2013038860A1
公开(公告)日：2013-03-21
申请号：PCT/JP2012/070658
申请日：2012-08-14
申请人：住友電気工業株式会社 , 日吉透 , 増田健良 , 和田圭司
发明人：日吉　透 , 増田　健良 , 和田　圭司
IPC分类号： H01L29/12 , H01L21/205 , H01L21/302 , H01L21/3065 , H01L21/336 , H01L29/78
CPC分类号： H01L21/3065 , H01L21/02378 , H01L21/02433 , H01L21/02529 , H01L21/02587 , H01L21/0262 , H01L21/0475 , H01L21/3081 , H01L29/045 , H01L29/0623 , H01L29/0696 , H01L29/0834 , H01L29/0839 , H01L29/1608 , H01L29/4236 , H01L29/4238 , H01L29/66068 , H01L29/66348 , H01L29/7397 , H01L29/7813 , Y10S438/931
摘要：　基板（１）には、基準面から５度以内のオフ角を有する主表面（ＭＳ）が設けられている。基準面は、六方晶系の場合は｛０００－１｝面であり、立方晶系の場合は｛１１１｝面である。炭化珪素層は基板の主表面（ＭＳ）上にエピタキシャルに形成されている。炭化珪素層には、互いに対向する第１および第２の側壁（２０ａ、２０ｂ）を有する溝（６）が設けられている。第１および第２の側壁（２０ａ、２０ｂ）の各々はチャネル領域を含む。また第１および第２の側壁（２０ａ、２０ｂ）の各々は、六方晶系の場合は実質的に{０－３３－８}面および｛０１－１－４｝面のいずれか一方を含み、立方晶系の場合は実質的に｛１００｝面を含む。
摘要翻译：衬底（1）提供具有与参考表面相距5度以内的偏离角的主表面（MS）。在六边形系统的情况下，参考表面是{000-1}表面，在立方体系的情况下，参考表面是{111}表面。在基板的主表面（MS）上外延形成碳化硅层。在碳化硅层中设置有具有彼此面对的第一和第二侧壁（20a，20b）的槽（6）。第一和第二侧壁（20a，20b）都包括通道区域。在六边形系统的情况下，第一和第二侧壁（20a，20b）都基本上包括{0-33-8}表面或{01-1-4}表面，或者壁基本上包括{ 100}表面。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式