专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201631590A 半導體記憶裝置审中-公开
简体标题：半导体记忆设备
公开(公告)号：TW201631590A
公开(公告)日：2016-09-01
申请号：TW104143647
申请日：2014-07-01
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：二山拓也 , FUTATSUYAMA, TAKUYA , 白川政信 , SHIRAKAWA, MASANOBU , 阿部健一 , ABE, KENICHI
IPC分类号： G11C16/12 , G11C16/34
CPC分类号： G11C16/10 , G11C11/5628 , G11C11/5671 , G11C16/0483 , G11C16/3459 , H01L27/11582
摘要：本發明係提供一種可提高動作性能之半導體記憶裝置。實施形態之半導體記憶裝置包括：第1至第4記憶胞，其積層於半導體基板之上方；第1至第4字元線，其分別連接於第1至第4記憶胞之閘極；及列解碼器112，其向第1至第4字元線施加電壓。列解碼器112係於進行對於第1記憶胞之寫入動作時，向第1字元線施加第1編程電壓，於進行對於第2記憶胞之寫入動作時，向第2字元線施加上述第1編程電壓，於進行對於第3記憶胞之寫入動作時，向第3字元線施加第2編程電壓，於進行對於第4記憶胞之寫入動作時，向第4字元線施加上述第2編程電壓。第2編程電壓較第1編程電壓電壓高。
简体摘要：本发明系提供一种可提高动作性能之半导体记忆设备。实施形态之半导体记忆设备包括：第1至第4记忆胞，其积层于半导体基板之上方；第1至第4字符线，其分别连接于第1至第4记忆胞之闸极；及列译码器112，其向第1至第4字符线施加电压。列译码器112系于进行对于第1记忆胞之写入动作时，向第1字符线施加第1编程电压，于进行对于第2记忆胞之写入动作时，向第2字符线施加上述第1编程电压，于进行对于第3记忆胞之写入动作时，向第3字符线施加第2编程电压，于进行对于第4记忆胞之写入动作时，向第4字符线施加上述第2编程电压。第2编程电压较第1编程电压电压高。

2. 发明专利

TWI479569B 於高Ｋ介電環境下電荷儲存材料之強化及所獲得之裝置有权
简体标题：于高Ｋ介电环境下电荷存储材料之强化及所获得之设备
公开(公告)号：TWI479569B
公开(公告)日：2015-04-01
申请号：TW100109773
申请日：2011-03-22
申请人：美光科技公司 , MICRON TECHNOLOGY, INC.
发明人：拉瑪斯瓦米 D V 尼爾摩 , RAMASWAMY, D. V. NIRMAL , 洛克來馬修N , ROCKLEIN, MATTHEW N. , 柏威爾海特 , BREWER, RHETT
IPC分类号： H01L21/31 , H01L21/8239
CPC分类号： H01L21/28282 , B82Y10/00 , G11C11/5671 , H01L21/02148 , H01L21/0228 , H01L21/02323 , H01L21/28273 , H01L29/42332 , H01L29/42348

3. 发明专利

TWI470630B 改良式多階記憶體有权
简体标题：改良式多阶内存
公开(公告)号：TWI470630B
公开(公告)日：2015-01-21
申请号：TW097101369
申请日：2008-01-14
申请人：邁威爾世界貿易有限公司 , MARVELL WORLD TRADE LTD.
发明人：佩達斯史達佳 , PANTAS SUTARDJA
IPC分类号： G11C11/40 , G11C16/06
CPC分类号： G11C11/5671 , G11C16/0475 , G11C16/0483 , G11C16/10 , G11C16/26 , G11C16/3418 , G11C16/3427

4. 发明专利

TWI426598B 用於電子裝置之電子阻隔層失效
简体标题：用于电子设备之电子阻隔层
公开(公告)号：TWI426598B
公开(公告)日：2014-02-11
申请号：TW098134155
申请日：2009-10-08
申请人：桑迪士克股份有限公司 , SANDISK CORPORATION
发明人：陳建 , CHEN, JIAN , 夏嵐潘尼拉霍 , SHARANGPANI, RAHUL
IPC分类号： H01L27/115 , H01L29/788 , H01L29/792 , H01L21/31 , H01L21/8247
CPC分类号： H01L29/42324 , B82Y10/00 , G11C11/5621 , G11C11/5671 , G11C16/04 , G11C16/10 , H01L21/28273 , H01L21/28282 , H01L29/42332 , H01L29/42348 , H01L29/512 , H01L29/513 , H01L29/517 , H01L29/66825 , H01L29/66833

5. 发明专利

TWI415224B 多階記憶胞捕捉動態隨機存取記憶體有权
简体标题：多阶记忆胞捕捉动态随机存取内存
公开(公告)号：TWI415224B
公开(公告)日：2013-11-11
申请号：TW097112051
申请日：2008-04-02
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：吳昭誼 , WU, CHAO I
IPC分类号： H01L21/8242 , H01L27/108
CPC分类号： H01L27/108 , G11C11/404 , G11C11/565 , G11C11/5671 , H01L21/28282 , H01L27/10873 , H01L29/7923

6. 发明专利

TWI375225B 記憶體讀取方法及記憶體 MEMORY AND READING METHOD THEREOF 有权
简体标题：内存读取方法及内存 MEMORY AND READING METHOD THEREOF
公开(公告)号：TWI375225B
公开(公告)日：2012-10-21
申请号：TW097134246
申请日：2008-09-05
申请人：旺宏電子股份有限公司
发明人：洪俊雄 , 何信義
IPC分类号： G11C
CPC分类号： G11C11/5671 , G11C16/0475 , G11C16/26 , G11C2211/5612
摘要：一種記憶體讀取方法，記憶體包括一記憶單元，此記憶單元包括一第一半單元及一第二半單元。記憶體讀取方法包括下列步驟。施加一第一電壓於記憶單元以判斷第一半單元之臨界電壓是否高於一特定值。若第一半單元之臨界電壓高於特定值，施加一第二電壓於記憶單元以讀取第二半單元所儲存之資料，第二電壓高於第一電壓特定值，否則施加一第三電壓於記憶單元以讀取第二半單元所儲存之資料，第三電壓低於第一電壓。
简体摘要：一种内存读取方法，内存包括一记忆单元，此记忆单元包括一第一半单元及一第二半单元。内存读取方法包括下列步骤。施加一第一电压于记忆单元以判断第一半单元之临界电压是否高于一特定值。若第一半单元之临界电压高于特定值，施加一第二电压于记忆单元以读取第二半单元所存储之数据，第二电压高于第一电压特定值，否则施加一第三电压于记忆单元以读取第二半单元所存储之数据，第三电压低于第一电压。

7. 发明专利

TWI366825B 在雙元件單元中使用增補之程式化位準的多位準操作 MULTI-LEVEL OPERATION IN DUAL ELEMENT CELLS USING A SUPPLEMENTAL PROGRAMMING LEVEL 有权
简体标题：在双组件单元中使用增补之进程化位准的多位准操作 MULTI-LEVEL OPERATION IN DUAL ELEMENT CELLS USING A SUPPLEMENTAL PROGRAMMING LEVEL
公开(公告)号：TWI366825B
公开(公告)日：2012-06-21
申请号：TW096149838
申请日：2007-12-25
申请人：史班遜有限公司
发明人：哈莫頓戴爾蘭G , 巴索法提瑪 , 坦佩羅卡拉奇特 , 李鷗
IPC分类号： G11C
CPC分类号： G11C11/5671 , G11C16/0475 , G11C16/0491 , G11C16/3418 , G11C16/3427
摘要：本請求專利的標的內容提供促進記憶體裝置中程式化和讀取多位準、多位元記憶體單元(100)之系統和/或方法。於多位元記憶體單元(100)中，程式化一個元件(120)能夠影響第二元件(122)。某些元件之組合能夠引致過多位準之互補位元干擾、狀態相依不均勻電荷損失、和狀態相依程式化干擾，降低了記憶體裝置之可靠度。此等影響於高電荷位準被程式化至第一元件(120)中而相同記憶體單元(100)之第二元件(122)未被程式化之情況下可能明顯。能夠使用額外的電荷位準來程式化記憶體單元元件(120、122)而減緩此等影響。例如，能將使用4個電荷位準之16種不同的可能元件組合映射至使用5個電荷位準之25種可能元件組合之子集，以避免元件組合可能產生過多的互補位元干擾、狀態相依不均勻電荷損失、和狀態相依程式化干擾。
简体摘要：本请求专利的标的内容提供促进内存设备中进程化和读取多位准、多比特内存单元(100)之系统和/或方法。于多比特内存单元(100)中，进程化一个组件(120)能够影响第二组件(122)。某些组件之组合能够引致过多位准之互补比特干扰、状态相依不均匀电荷损失、和状态相依进程化干扰，降低了内存设备之可靠度。此等影响于高电荷位准被进程化至第一组件(120)中而相同内存单元(100)之第二组件(122)未被进程化之情况下可能明显。能够使用额外的电荷位准来进程化内存单元组件(120、122)而减缓此等影响。例如，能将使用4个电荷位准之16种不同的可能组件组合映射至使用5个电荷位准之25种可能组件组合之子集，以避免组件组合可能产生过多的互补比特干扰、状态相依不均匀电荷损失、和状态相依进程化干扰。

8. 发明专利

TW201137876A 摻雜氮之氧化鎂內的電阻開關 RESISTIVE SWITCHING IN NITROGEN-DOPED MGO 审中-公开
简体标题：掺杂氮之氧化镁内的电阻开关 RESISTIVE SWITCHING IN NITROGEN-DOPED MGO
公开(公告)号：TW201137876A
公开(公告)日：2011-11-01
申请号：TW099134345
申请日：2010-10-08
申请人：萬國商業機器公司
发明人：蔣信 , 博金史都華史帝芬帕博渥斯 , 薩滿瑪黑許高文德 , 楊政翰
IPC分类号： G11C , H01L
CPC分类号： G11C11/5685 , C23C14/081 , C23C14/35 , G11C11/5671 , G11C13/0007 , G11C13/003 , G11C13/0069 , G11C17/16 , G11C17/165 , G11C2013/0073 , G11C2013/009 , G11C2213/76 , G11C2213/79 , H01L27/2436 , H01L27/2463 , H01L45/08 , H01L45/085 , H01L45/1233 , H01L45/146 , H01L45/1616 , H01L45/165
摘要：摻雜氮之氧化鎂(MgO)絕緣層呈現電壓控制的電阻狀態,如,高電阻狀態及低電阻狀態。100 nm級的圖案化奈米裝置顯示高的可再現開關特性。藉由增加氮濃度,可有系統地降低此類裝置在兩個電阻位準之間切換的電壓位準。同樣地,藉由改變氮濃度,可改變高電阻狀態的電阻,及藉由改變氮濃度幾個百分比,可減少高電阻狀態的電阻若干數量級。另一方面,低電阻狀態的電阻則幾乎不受氮摻雜程度的影響。藉由限制在SET(設定)程序期間通過的電流,可在廣泛範圍中改變單一Mg50O50-xNx層裝置的電阻。相關的資料儲存裝置因而可被建構。
简体摘要：掺杂氮之氧化镁(MgO)绝缘层呈现电压控制的电阻状态,如,高电阻状态及低电阻状态。100 nm级的图案化奈米设备显示高的可再现开关特性。借由增加氮浓度,可有系统地降低此类设备在两个电阻位准之间切换的电压位准。同样地,借由改变氮浓度,可改变高电阻状态的电阻,及借由改变氮浓度几个百分比,可减少高电阻状态的电阻若干数量级。另一方面,低电阻状态的电阻则几乎不受氮掺杂程度的影响。借由限制在SET(设置)进程期间通过的电流,可在广泛范围中改变单一Mg50O50-xNx层设备的电阻。相关的数据存储设备因而可被建构。

9. 发明专利

TWI326875B 適用於改良的壽命結束〈End-of-life〉讀取幅度的雙單元記憶體裝置操作的方法 METHOD OF DUAL CELL MEMORY DEVICE OPERATION FOR IMPROVED END-OF-LIFE READ MARGIN 有权
简体标题：适用于改良的寿命结束〈End-of-life〉读取幅度的双单元内存设备操作的方法 METHOD OF DUAL CELL MEMORY DEVICE OPERATION FOR IMPROVED END-OF-LIFE READ MARGIN
公开(公告)号：TWI326875B
公开(公告)日：2010-07-01
申请号：TW093107892
申请日：2004-03-24
申请人：史班遜有限公司
发明人：漢彌爾頓達林G , 夏大中 , 湯帕羅庫拉 , 麥哈尼亞罕 , 李米米
IPC分类号： G11C
CPC分类号： G11C11/5671 , G11C16/0475 , G11C16/10 , G11C16/3418 , G11C16/3454
摘要：一種程式化雙單元記憶體裝置(6)之方法，該雙單元記憶體裝置具有第一電荷儲存單元(38、40)及第二電荷儲存單元(38、40)。根據本發明的一個態樣，該方法可包含：過度抹除該第一及第二電荷儲存單元以改變記憶體裝置的抹除狀態臨限電壓，使其低於自然狀態臨限電壓。根據本發明的另一個態樣，本方法可包含：將該第一及第二電荷儲存單元程式化至相同的資料狀態，以及驗證該第二程式化電荷儲存單元儲存與該資料狀態相應的電荷。若該驗證失敗，該等電荷儲存單元兩者可被重新脈衝。
简体摘要：一种进程化双单元内存设备(6)之方法，该双单元内存设备具有第一电荷存储单元(38、40)及第二电荷存储单元(38、40)。根据本发明的一个态样，该方法可包含：过度抹除该第一及第二电荷存储单元以改变内存设备的抹除状态临限电压，使其低于自然状态临限电压。根据本发明的另一个态样，本方法可包含：将该第一及第二电荷存储单元进程化至相同的数据状态，以及验证该第二进程化电荷存储单元存储与该数据状态相应的电荷。若该验证失败，该等电荷存储单元两者可被重新脉冲。

10. 发明专利

TW201025333A 記憶體儲存裝置及其控制方法 MEMORY STORAGE DEVICE AND CONTROL METHOD THEREOF 审中-公开
简体标题：内存存储设备及其控制方法 MEMORY STORAGE DEVICE AND CONTROL METHOD THEREOF
公开(公告)号：TW201025333A
公开(公告)日：2010-07-01
申请号：TW097151552
申请日：2008-12-31
申请人：威剛科技股份有限公司
发明人：張立平 , 陳明達
IPC分类号： G11C , G06F
CPC分类号： G06F12/0246 , G06F2212/7202 , G11C11/5621 , G11C11/5671 , G11C2211/5641
摘要：一種記憶體儲存裝置之控制方法,此儲存裝置具有一高密度記憶單元,該高密度記憶單元中分成複數個最高有效位元記憶頁以及複數個最低有效位元記憶頁。此控制方法之主要特徵係以資料的長度來判斷其性質,隨後依照該資料的性質來決定將資料配置於最低有效位元記憶頁或整個高密度記憶體中。
简体摘要：一种内存存储设备之控制方法,此存储设备具有一高密度记忆单元,该高密度记忆单元中分成复数个最高有效比特记忆页以及复数个最低有效比特记忆页。此控制方法之主要特征系以数据的长度来判断其性质,随后依照该数据的性质来决定将数据配置于最低有效比特记忆页或整个高密度内存中。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式