专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI402857B 多位準虛擬接地記憶體之讀取方法有权
简体标题：多位准虚拟接地内存之读取方法
公开(公告)号：TWI402857B
公开(公告)日：2013-07-21
申请号：TW094132616
申请日：2005-09-21
申请人：史班遜有限公司 , SPANSION LLC
发明人：哈莫頓戴爾蘭 , HAMILTON, DARLENE , 巴索法提瑪 , BATHUL, FATIMA , 堀池正人 , HORIIKE, MASATO , 傑爾享尤吉恩 , GERSHON, EUGEN , 凡布斯克麥可A , VANBUSKIRK, MICHAEL A.
IPC分类号： G11C7/14
CPC分类号： G11C11/5671 , G11C16/0475 , G11C16/34 , G11C16/3418 , G11C2211/5634

2. 发明专利

TWI366825B 在雙元件單元中使用增補之程式化位準的多位準操作 MULTI-LEVEL OPERATION IN DUAL ELEMENT CELLS USING A SUPPLEMENTAL PROGRAMMING LEVEL 有权
简体标题：在双组件单元中使用增补之进程化位准的多位准操作 MULTI-LEVEL OPERATION IN DUAL ELEMENT CELLS USING A SUPPLEMENTAL PROGRAMMING LEVEL
公开(公告)号：TWI366825B
公开(公告)日：2012-06-21
申请号：TW096149838
申请日：2007-12-25
申请人：史班遜有限公司
发明人：哈莫頓戴爾蘭G , 巴索法提瑪 , 坦佩羅卡拉奇特 , 李鷗
IPC分类号： G11C
CPC分类号： G11C11/5671 , G11C16/0475 , G11C16/0491 , G11C16/3418 , G11C16/3427
摘要：本請求專利的標的內容提供促進記憶體裝置中程式化和讀取多位準、多位元記憶體單元(100)之系統和/或方法。於多位元記憶體單元(100)中，程式化一個元件(120)能夠影響第二元件(122)。某些元件之組合能夠引致過多位準之互補位元干擾、狀態相依不均勻電荷損失、和狀態相依程式化干擾，降低了記憶體裝置之可靠度。此等影響於高電荷位準被程式化至第一元件(120)中而相同記憶體單元(100)之第二元件(122)未被程式化之情況下可能明顯。能夠使用額外的電荷位準來程式化記憶體單元元件(120、122)而減緩此等影響。例如，能將使用4個電荷位準之16種不同的可能元件組合映射至使用5個電荷位準之25種可能元件組合之子集，以避免元件組合可能產生過多的互補位元干擾、狀態相依不均勻電荷損失、和狀態相依程式化干擾。
简体摘要：本请求专利的标的内容提供促进内存设备中进程化和读取多位准、多比特内存单元(100)之系统和/或方法。于多比特内存单元(100)中，进程化一个组件(120)能够影响第二组件(122)。某些组件之组合能够引致过多位准之互补比特干扰、状态相依不均匀电荷损失、和状态相依进程化干扰，降低了内存设备之可靠度。此等影响于高电荷位准被进程化至第一组件(120)中而相同内存单元(100)之第二组件(122)未被进程化之情况下可能明显。能够使用额外的电荷位准来进程化内存单元组件(120、122)而减缓此等影响。例如，能将使用4个电荷位准之16种不同的可能组件组合映射至使用5个电荷位准之25种可能组件组合之子集，以避免组件组合可能产生过多的互补比特干扰、状态相依不均匀电荷损失、和状态相依进程化干扰。

3. 发明专利

TWI363345B 用於多位準位元快閃記憶體之抹除方法 ERASE ALGORITHM FOR MULTI-LEVEL BIT FLASH MEMORY 有权
简体标题：用于多位准比特闪存之抹除方法 ERASE ALGORITHM FOR MULTI-LEVEL BIT FLASH MEMORY
公开(公告)号：TWI363345B
公开(公告)日：2012-05-01
申请号：TW094118114
申请日：2005-06-02
申请人：史班遜有限公司
发明人：夏大中 , 哈莫頓戴爾蘭 , 巴索法提瑪 , 堀池正人
IPC分类号： G11C
CPC分类号： G11C16/3413 , G11C11/5635 , G11C16/3404 , G11C16/3409
摘要：本發明提供將具有三個或三個以上資料狀態(100、200)之多位準快閃記憶胞(MLB，multi－level flash memory cells)區段抹除為單一資料狀態(1000)之方法(400)。本發明使用交互式區段抹除方法(400)，該方法通過兩個或者兩個以上抹除階段重複抹除(410、440)、驗證(416)、軟程式化(420、450)和程式化(430)該區段以達到高緊密的資料狀態分佈(300、1000)。於一個實施例中，該方法(400)於第一階段本質上使用交互式抹除、軟程式化和程式化脈衝將該區段中所有MLB記憶胞抹除至中間狀態(410、600)和對應的臨限電壓值。然後在第二階段(440、450)，該方法使用另外的交互式抹除(440)和軟程式化脈衝(450)進一步將該區段中的所有MLB記憶胞抹除至最終資料狀態以達到對應的預期之記憶體單元之最終臨限電壓值(1000)。該方法(400)可以選用包括一個或者多個類似操作的附加階段，該等階段可以成功地將區段記憶胞抹除至緊密分佈的相同狀態(1000)而為其後的程式化操作做好準備。本方法之一個態樣在於這些階段所選擇的實際臨限電壓值和/或資料狀態可以由使用者預定並輸入至記憶體裝置。
简体摘要：本发明提供将具有三个或三个以上数据状态(100、200)之多位准快闪记忆胞(MLB，multi－level flash memory cells)区段抹除为单一数据状态(1000)之方法(400)。本发明使用交互式区段抹除方法(400)，该方法通过两个或者两个以上抹除阶段重复抹除(410、440)、验证(416)、软进程化(420、450)和进程化(430)该区段以达到高紧密的数据状态分布(300、1000)。于一个实施例中，该方法(400)于第一阶段本质上使用交互式抹除、软进程化和进程化脉冲将该区段中所有MLB记忆胞抹除至中间状态(410、600)和对应的临限电压值。然后在第二阶段(440、450)，该方法使用另外的交互式抹除(440)和软进程化脉冲(450)进一步将该区段中的所有MLB记忆胞抹除至最终数据状态以达到对应的预期之内存单元之最终临限电压值(1000)。该方法(400)可以选用包括一个或者多个类似操作的附加阶段，该等阶段可以成功地将区段记忆胞抹除至紧密分布的相同状态(1000)而为其后的进程化操作做好准备。本方法之一个态样在于这些阶段所选择的实际临限电压值和/或数据状态可以由用户预定并输入至内存设备。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式