会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明专利
    • 電阻式記憶體及控制方法
    • 电阻式内存及控制方法
    • TW202027081A
    • 2020-07-16
    • TW108100845
    • 2019-01-09
    • 華邦電子股份有限公司WINBOND ELECTRONICS CORP.
    • 王炳琨WANG, PING KUN廖紹憬LIAO, SHAO CHING趙鶴軒CHAO, HE HSUAN黃振隆HUANG, CHEN LUNG劉奇青LIU, CHI CHING吳健民WU, CHIEN MIN
    • G11C16/06G11C16/20
    • 一種電阻式記憶體,包括一第一記憶電路、一驗證電路、一第二記憶電路以及一控制電路。第一記憶電路具有複數記憶胞組。每一記憶胞組具有至少一記憶胞。驗證電路耦接至第一記憶電路,驗證對該等記憶胞之至少一者所執行的一特定操作是否成功。第二記憶電路具有複數個旗標位元。每一旗標位元儲存對應於每一記憶胞組的旗標狀態。控制電路耦接驗證電路、第一記憶電路以及第二記憶電路。該等旗標位元之每一者的初始狀態為一第一旗標狀態。於一重置期間,控制電路根據一記憶胞組所對應的一旗標位元的旗標狀態決定對記憶胞組中的一第一記憶胞執行一第一重置操作或是一第二重置操作。
    • 一种电阻式内存,包括一第一记忆电路、一验证电路、一第二记忆电路以及一控制电路。第一记忆电路具有复数记忆胞组。每一记忆胞组具有至少一记忆胞。验证电路耦接至第一记忆电路,验证对该等记忆胞之至少一者所运行的一特定操作是否成功。第二记忆电路具有复数个旗标比特。每一旗标比特存储对应于每一记忆胞组的旗标状态。控制电路耦接验证电路、第一记忆电路以及第二记忆电路。该等旗标比特之每一者的初始状态为一第一旗标状态。于一重置期间,控制电路根据一记忆胞组所对应的一旗标比特的旗标状态决定对记忆胞组中的一第一记忆胞运行一第一重置操作或是一第二重置操作。
    • 4. 发明专利
    • 記憶體管理方法以及儲存控制器
    • 内存管理方法以及存储控制器
    • TW202011399A
    • 2020-03-16
    • TW107131605
    • 2018-09-07
    • 大陸商深圳大心電子科技有限公司SHENZHEN EPOSTAR ELECTRONICS LIMITED CO.
    • 蕭又華HSIAO, YU-HUA謝宏志HSIEH, HUNG-CHIH
    • G11C11/406G11C16/06G11C16/34
    • 本發明提供一種記憶體管理方法。所述方法包括:儲存獲取的第一指令至指令佇列,其中反應於判定所述第一指令為刷新指令,根據當前刷新階段設定所述刷新指令與對應的第二指令的刷新階段值,計算對應當前刷新階段的刷新階段計數值,並且調整所述當前刷新階段;從所述指令佇列中選擇新的目標指令,根據所述目標指令的目標刷新階段值以及對應的目標刷新階段計數值來執行所述目標指令,其中非預設值的所述目標刷新階段計數值會被調整;根據調整後的所述目標刷新階段計數值判斷是否回應主機系統對應所述目標刷新階段值的目標刷新指令已經執行完畢。
    • 本发明提供一种内存管理方法。所述方法包括:存储获取的第一指令至指令队列,其中反应于判定所述第一指令为刷新指令,根据当前刷新阶段设置所述刷新指令与对应的第二指令的刷新阶段值,计算对应当前刷新阶段的刷新阶段计数值,并且调整所述当前刷新阶段;从所述指令队列中选择新的目标指令,根据所述目标指令的目标刷新阶段值以及对应的目标刷新阶段计数值来运行所述目标指令,其中非默认值的所述目标刷新阶段计数值会被调整;根据调整后的所述目标刷新阶段计数值判断是否回应主机系统对应所述目标刷新阶段值的目标刷新指令已经运行完毕。
    • 5. 发明专利
    • 半導體裝置
    • 半导体设备
    • TW202011210A
    • 2020-03-16
    • TW108123308
    • 2017-02-09
    • 日商東芝記憶體股份有限公司TOSHIBA MEMORY CORPORATION
    • 伊東幹彦ITO, MIKIHIKO小柳勝KOYANAGI, MASARU
    • G06F13/16G11C16/06G11C5/00
    • 本發明之實施形態提供一種可提高動作可靠性之半導體裝置。 實施形態之半導體裝置具有:複數個第1輸入輸出電路,其等用於第1通道;複數個第1輸入輸出墊,其等各自對應於複數個第1輸入輸出電路;複數個第2輸入輸出電路,其等用於第1通道;複數個第2輸入輸出墊,其等各自對應於複數個第2輸入輸出電路;及輸入電路,其配置於複數個第1輸入輸出墊之行與複數個第2輸入輸出墊之行之間,進行將來自複數個第1輸入輸出電路及複數個第2輸入輸出電路之資料向記憶體之輸入。於記憶體中,基於輸入之時脈信號之上升及下降,而取得自複數個第1輸入輸出墊及複數個第2輸入輸出墊向記憶體輸入之資料。
    • 本发明之实施形态提供一种可提高动作可靠性之半导体设备。 实施形态之半导体设备具有:复数个第1输入输出电路,其等用于第1信道;复数个第1输入输出垫,其等各自对应于复数个第1输入输出电路;复数个第2输入输出电路,其等用于第1信道;复数个第2输入输出垫,其等各自对应于复数个第2输入输出电路;及输入电路,其配置于复数个第1输入输出垫之行与复数个第2输入输出垫之行之间,进行将来自复数个第1输入输出电路及复数个第2输入输出电路之数据向内存之输入。于内存中,基于输入之时脉信号之上升及下降,而取得自复数个第1输入输出垫及复数个第2输入输出垫向内存输入之数据。
    • 7. 发明专利
    • 穩壓器、動態隨機存取記憶體、以及位元線電壓的穩定方法
    • 稳压器、动态随机存取内存、以及比特线电压的稳定方法
    • TW202004755A
    • 2020-01-16
    • TW107133165
    • 2018-09-20
    • 南亞科技股份有限公司NANYA TECHNOLOGY CORPORATION
    • 陳至仁CHEN, CHIH-JEN許庭碩HSU, TING-SHUO
    • G11C11/40G11C16/06
    • 本揭露提供一種穩壓電路、動態隨機存取記憶體、以及位元線電壓的穩定方法。該穩壓電路包括一分壓模組、一第一穩壓模組和一第二穩壓模組。該分壓模組經配置以產生複數個參考電壓。該分壓模組包括複數個電阻器和一電晶體單元。該電晶體單元耦合至複數個電阻器且經配置以互補式調整該複數個電阻器的電阻。該第一穩壓模組耦合至該分壓模組且經配置以產生一第一穩壓。該第一穩壓相同於該複數個參考電壓的一中間參考電壓。該第二穩壓模組耦合至該分壓模組且經配置以產生一第二穩壓。該第二穩壓相同於該複數個參考電壓中的一參考電壓,但不同於該中間參考電壓。
    • 本揭露提供一种稳压电路、动态随机存取内存、以及比特线电压的稳定方法。该稳压电路包括一分压模块、一第一稳压模块和一第二稳压模块。该分压模块经配置以产生复数个参考电压。该分压模块包括复数个电阻器和一晶体管单元。该晶体管单元耦合至复数个电阻器且经配置以互补式调整该复数个电阻器的电阻。该第一稳压模块耦合至该分压模块且经配置以产生一第一稳压。该第一稳压相同于该复数个参考电压的一中间参考电压。该第二稳压模块耦合至该分压模块且经配置以产生一第二稳压。该第二稳压相同于该复数个参考电压中的一参考电压,但不同于该中间参考电压。