专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI557745B 記憶體系統有权
简体标题：内存系统
公开(公告)号：TWI557745B
公开(公告)日：2016-11-11
申请号：TW104126593
申请日：2013-10-18
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：阿部健一 , ABE, KENICHI , 白川政信 , SHIRAKAWA, MASANOBU
IPC分类号： G11C16/24 , G11C16/08
CPC分类号： G11C11/5642 , G11C5/02 , G11C5/06 , G11C16/0483 , G11C16/08 , G11C16/24 , G11C16/26 , G11C16/3418 , G11C16/3427 , G11C2213/71

2. 发明专利

TW201639127A 記憶體系統审中-公开
简体标题：内存系统
公开(公告)号：TW201639127A
公开(公告)日：2016-11-01
申请号：TW104128897
申请日：2015-09-02
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：野坂祐介 , NOSAKA, YUUSUKE , 白川政信 , SHIRAKAWA, MASANOBU , 小島慶久 , KOJIMA, YOSHIHISA , 岩崎清隆 , IWASAKI, KIYOTAKA , 助川博 , SUKEGAWA, HIROSHI
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： G06F3/0611 , G06F3/0659 , G06F3/0679 , G11C7/1042 , G11C7/1063 , G11C16/0483
摘要：記憶體系統包含：記憶體控制器，具有第1~n(n為2以上之自然數)之第1資料輸出入端子；第1半導體晶片，具有分別與第1資料輸出入端子連接之第1~n之第2資料輸出入端子；及第2半導體晶片，具有與第2輸出入端子並聯地分別與第1資料輸出入端子連接之第1~n之第3資料輸出入端子；若自記憶體控制器對第1及第2半導體晶片輸出第1請求信號，則自第2資料輸出入端子之第w個端子(w為1~n之自然數)輸出第1半導體晶片之狀態資訊，自第3資料輸出入端子之第x個端子(x為與w不同之1~n之自然數)輸出第2半導體晶片之狀態資訊。
简体摘要：内存系统包含：内存控制器，具有第1~n(n为2以上之自然数)之第1数据输出入端子；第1半导体芯片，具有分别与第1数据输出入端子连接之第1~n之第2数据输出入端子；及第2半导体芯片，具有与第2输出入端子并联地分别与第1数据输出入端子连接之第1~n之第3数据输出入端子；若自内存控制器对第1及第2半导体芯片输出第1请求信号，则自第2数据输出入端子之第w个端子(w为1~n之自然数)输出第1半导体芯片之状态信息，自第3数据输出入端子之第x个端子(x为与w不同之1~n之自然数)输出第2半导体芯片之状态信息。

3. 发明专利

TW201611006A 記憶體系統及控制器审中-公开
简体标题：内存系统及控制器
公开(公告)号：TW201611006A
公开(公告)日：2016-03-16
申请号：TW104106913
申请日：2015-03-04
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：柳田哲史 , YANAGIDA, TETSUFUMI , 白川政信 , SHIRAKAWA, MASANOBU , 鈴木俊宏 , SUZUKI, TOSHIHIRO
IPC分类号： G11C16/06
CPC分类号： G11C16/10 , G06F11/1068 , G11C11/5628 , G11C11/5642 , G11C16/0483 , G11C16/08
摘要：本發明之實施形態提供一種可提高動作可靠性之記憶體系統及控制器。實施形態之記憶體系統具備半導體記憶裝置100及控制器200。半導體記憶裝置100可應對第1寫入方式及第2寫入方式之任一者。控制器200於接收對第1位址之寫入指示之情形時，可將表示第1寫入方式與第2寫入方式之中對應於第1位址之寫入方式的指令輸出至半導體記憶裝置100。
简体摘要：本发明之实施形态提供一种可提高动作可靠性之内存系统及控制器。实施形态之内存系统具备半导体记忆设备100及控制器200。半导体记忆设备100可应对第1写入方式及第2写入方式之任一者。控制器200于接收对第1位址之写入指示之情形时，可将表示第1写入方式与第2写入方式之中对应于第1位址之写入方式的指令输出至半导体记忆设备100。

4. 发明专利

TW201537573A 半導體記憶裝置审中-公开
简体标题：半导体记忆设备
公开(公告)号：TW201537573A
公开(公告)日：2015-10-01
申请号：TW103123697
申请日：2014-07-09
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：白川政信 , SHIRAKAWA, MASANOBU
IPC分类号： G11C16/06
CPC分类号： G11C16/3445 , G11C16/0483 , G11C16/16 , G11C16/26 , G11C29/76
摘要：本發明提供一種可提高動作速度之半導體記憶裝置。實施形態之半導體記憶裝置具備複數個串單元、第1暫存器BS_REG、第2暫存器FS_REG、第3暫存器PS_REG、及控制電路14。串單元係積層有複數個記憶胞之NAND串之集合。第1暫存器BS_REG可保持表示串單元為壞串之資訊。第2暫存器FS_REG可保持表示串單元驗證失敗之資訊。第3暫存器PS_REG可保持表示串單元為通過驗證之串之資訊。控制電路基於第1至第3暫存器內之資訊，而跳過對任一串單元之刪除驗證動作。
简体摘要：本发明提供一种可提高动作速度之半导体记忆设备。实施形态之半导体记忆设备具备复数个串单元、第1寄存器BS_REG、第2寄存器FS_REG、第3寄存器PS_REG、及控制电路14。串单元系积层有复数个记忆胞之NAND串之集合。第1寄存器BS_REG可保持表示串单元为坏串之信息。第2寄存器FS_REG可保持表示串单元验证失败之信息。第3寄存器PS_REG可保持表示串单元为通过验证之串之信息。控制电路基于第1至第3寄存器内之信息，而跳过对任一串单元之删除验证动作。

5. 发明专利

TWI497504B 非揮發性半導體記憶裝置有权
简体标题：非挥发性半导体记忆设备
公开(公告)号：TWI497504B
公开(公告)日：2015-08-21
申请号：TW102109729
申请日：2013-03-19
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：滋賀秀裕 , SHIGA, HIDEHIRO , 白川政信 , SHIRAKAWA, MASANOBU
IPC分类号： G11C16/08 , H01L21/8247 , H01L27/115
CPC分类号： G11C16/14 , G11C16/0483 , G11C16/08 , G11C16/3436 , G11C16/3445 , H01L27/11573 , H01L27/11582

6. 发明专利

TW201438016A 半導體記憶裝置、控制器及記憶體系統审中-公开
简体标题：半导体记忆设备、控制器及内存系统
公开(公告)号：TW201438016A
公开(公告)日：2014-10-01
申请号：TW102128725
申请日：2013-08-09
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：白川政信 , SHIRAKAWA, MASANOBU
IPC分类号： G11C16/26 , G11C16/00
CPC分类号： G11C16/16 , G11C16/0483 , G11C16/08 , G11C16/20 , G11C16/26 , G11C29/82
摘要：本發明提供一種可提高動作可靠性之半導體記憶裝置及控制器。實施形態之半導體記憶裝置1具備可非揮發地記憶資料之記憶胞陣列111與控制對於記憶胞陣列之資料存取之控制部141。記憶胞陣列於複數頁PG18、PG74中保持相同資料。控制部141藉由對於保持相同資料之上述複數頁PG18、PG74執行讀出動作，使讀出資料確定。
简体摘要：本发明提供一种可提高动作可靠性之半导体记忆设备及控制器。实施形态之半导体记忆设备1具备可非挥发地记忆数据之记忆胞数组111与控制对于记忆胞数组之数据存取之控制部141。记忆胞数组于复数页PG18、PG74中保持相同数据。控制部141借由对于保持相同数据之上述复数页PG18、PG74运行读出动作，使读出数据确定。

7. 发明专利

TWI591642B 記憶體控制器及控制半導體記憶裝置之方法有权
简体标题：内存控制器及控制半导体记忆设备之方法
公开(公告)号：TWI591642B
公开(公告)日：2017-07-11
申请号：TW103123365
申请日：2014-07-07
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：白川政信 , SHIRAKAWA, MASANOBU
IPC分类号： G11C16/16 , G11C29/38
CPC分类号： G11C16/3445 , G11C16/0483 , G11C16/16

8. 发明专利

TWI584296B 半導體記憶裝置及記憶體系統有权
简体标题：半导体记忆设备及内存系统
公开(公告)号：TWI584296B
公开(公告)日：2017-05-21
申请号：TW105105282
申请日：2016-02-23
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：車野敏文 , SHANO, TOSHIFUMI , 白川政信 , SHIRAKAWA, MASANOBU , 原德正 , HARA, TOKUMASA
IPC分类号： G11C29/44
CPC分类号： G11C16/08 , G11C7/106 , G11C7/1087 , G11C16/0483 , G11C16/10 , G11C16/16 , G11C16/26 , G11C16/3445 , G11C29/804 , G11C29/82 , G11C29/848

9. 发明专利

TWI575523B 半導體記憶裝置有权
简体标题：半导体记忆设备
公开(公告)号：TWI575523B
公开(公告)日：2017-03-21
申请号：TW104107097
申请日：2015-03-05
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：布什納克沙納德 , BUSHNAQ, SANAD , 白川政信 , SHIRAKAWA, MASANOBU
IPC分类号： G11C13/00 , H01L45/00
CPC分类号： G11C16/26 , G11C16/0483 , G11C16/24 , G11C16/32

10. 发明专利

TW201711039A 記憶體系統审中-公开
简体标题：内存系统
公开(公告)号：TW201711039A
公开(公告)日：2017-03-16
申请号：TW105107239
申请日：2016-03-09
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：白川政信 , SHIRAKAWA, MASANOBU , 安福健太 , YASUFUKU, KENTA , 山家陽 , YAMAGA, AKIRA
IPC分类号： G11C16/02 , G06F12/02
CPC分类号： G11C16/10 , G11C11/5628 , G11C11/5642 , G11C16/0483 , G11C16/08 , G11C16/26 , G11C16/34 , G11C16/3427 , G11C16/3459 , G11C2211/5641
摘要：本發明之實施形態提供一種可提昇動作可靠性之記憶體系統。一實施形態之記憶體系統包含控制器、及半導體記憶裝置。於第1寫入動作(PPP mode之選擇ZN0)中，對第1行群ZN0寫入資料。於第2寫入動作(PPP mode之選擇ZN3)中，對第2行群ZN3寫入資料。半導體記憶裝置對於寫入動作中之動作設定值，於第1寫入動作(選擇ZN0時)中使用第1設定值，於第2寫入動作(選擇ZN3時)中使用與上述第1設定值不同之第2設定值。
简体摘要：本发明之实施形态提供一种可提升动作可靠性之内存系统。一实施形态之内存系统包含控制器、及半导体记忆设备。于第1写入动作(PPP mode之选择ZN0)中，对第1行群ZN0写入数据。于第2写入动作(PPP mode之选择ZN3)中，对第2行群ZN3写入数据。半导体记忆设备对于写入动作中之动作设置值，于第1写入动作(选择ZN0时)中使用第1设置值，于第2写入动作(选择ZN3时)中使用与上述第1设置值不同之第2设置值。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式