专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020150029525A 무전해 도금용 전처리제, 및 상기 무전해 도금용 전처리제를 사용한 프린트 배선기판의 전처리방법 및 그 제조방법 审中-实审
标题翻译：用于化学镀的预处理剂以及通过使用所述用于无电镀的预处理剂来预处理印刷电路板基板的方法及其制备方法
公开(公告)号：KR1020150029525A
公开(公告)日：2015-03-18
申请号：KR1020140086625
申请日：2014-07-10
申请人： 우에무라 고교 가부시키가이샤
发明人： 사이조요시카즈 , 야마모토히사미츠 , 우츠미마사유키 , 오카마치타쿠야 , 고메다타쿠야
IPC分类号： C23C18/18
CPC分类号： H05K3/381 , C23C18/16 , C23C18/1653 , C23C18/2086 , C23C18/22 , C23C18/30 , C23C18/38 , H05K3/181 , H05K2203/0776 , H05K2203/0783 , H05K2203/0789
摘要： 절연수지 기판과 도금피막과의 밀착성이 뛰어날 뿐만 아니라, 거품의 발생을 단시간에 억제할 수 있어서 내기포성이 뛰어나며, 또한, 절연수지 기판으로의 침투성도 우수한 신규한 무전해 도금용 전처리제를 제공한다. 본 발명의 무전해 도금용 전처리제는 불소 화합물; 계면활성제; C
4 H
9 -(OC
2 H
4 )n-OH(n=1∼4의 정수)의 에틸렌계 글리콜부틸에테르, 및/또는 C
4 H
9 -(OC
3 H
6 )n-OH(n=1∼4의 정수)의 프로필렌계 글리콜부틸에테르를 함유한다.
摘要翻译：本发明提供一种化学镀的预处理剂，其与绝缘性树脂基板和镀膜薄膜的粘合性优异，并且在耐短时间内抑制气泡的发泡性优异。此外，无电解电镀用前处理剂的导电性优于绝缘性树脂基板。用于无电镀的预处理剂包括：氟化合物; 表面活性剂; C4H9-（OC2H4）n-OH的乙烯基乙二醇丁醚（n = 1-4个整数）; 和/或C 4 H 9 - （OC 3 H 6）n -OH的丙烯类乙二醇丁醚（n = 1〜4个整数）。

2. 发明公开

KR1020140142709A 미세 라인 회로의 제조 방법 有权
标题翻译：精细线路电路的制造方法
公开(公告)号：KR1020140142709A
公开(公告)日：2014-12-12
申请号：KR1020147027023
申请日：2013-02-06
申请人： 아토테크더치랜드게엠베하
发明人： 니콜스리차드 , 장돈 , 리벨하랄트 , 브뤼닝프랑크
IPC分类号： H05K3/42 , H05K3/46 , C23C18/20
CPC分类号： H05K3/387 , C23C18/1653 , C23C18/2006 , C23C18/2066 , C23C18/30 , C23C18/40 , C23C18/405 , C25D3/38 , C25D5/022 , C25D5/56 , C25D7/00 , C25D7/06 , H05K3/06 , H05K3/108 , H05K3/381 , H05K3/388 , H05K3/389 , H05K3/421 , H05K3/4644 , H05K2203/0789 , H05K2203/0793 , H05K2203/0796
摘要： 본 발명은 인쇄 회로판, IC 기판 등의 제조에서 미세 라인 회로의 제조 방법에 관한 것이다. 본 방법은, 빌드업 층의 매끄러운 표면 상의 제 1 전도성 층 및 그 제 1 전도성 층을 성막한 후에 형성된 적어도 하나의 개구의 조면화된 벽들 상의 전기 전도성 폴리머, 콜로이드 귀금속 및 전기 전도성 탄소 입자들로부터 선택된 제 2 전도성 층을 이용한다.

3. 发明公开

KR1020140110962A 결합된 스루홀 도금 및 비아 충전 방법 审中-实审
标题翻译：用于组合通孔的镀层和通过填充的方法
公开(公告)号：KR1020140110962A
公开(公告)日：2014-09-17
申请号：KR1020147020277
申请日：2012-11-27
申请人： 아토테크더치랜드게엠베하
发明人： 미르코빅마르코 , 클로부스마르친 , 통테리 , 천테드 , 탕타이거 , 모저크리슈토프
IPC分类号： H05K3/42 , C25D3/38 , C25D5/18 , H01L21/288 , C23C18/16
CPC分类号： H05K3/423 , C23C18/1653 , C25D3/38 , C25D5/02 , C25D5/18 , C25D7/00 , C25D7/123 , H05K3/424 , H05K2203/0789 , H05K2203/1476 , H05K2203/1492
摘要： 본 발명은 인쇄 회로판, IC 기판 등의 제조에서의 구리 전기도금 방법에 관한 것이다. 상기 방법은 결합된 컨포멀 스루홀 충전 및 블라인드 마이크로 비아들의 충전에 적합하다. 그 방법은, 금속 레독스 시스템 및 펄스 역 도금을 이용한다. 그 방법은 금속 레독스 시스템 및 펄스 역 도금을 이용하고, 유전체 코어 층 (1) 을 포함하고 내부 구리 층 (3), 유전체 외부 층 (2) 및 외부 구리 층 (4) 을 구비하는 다층 라미네이트를 수반한다. 제 1 구리 층 (7) 이 플래시 도금에 의해 형성된 다음, 구리 (8) 가 펄스 역 도금에 의해 전기도금된다.

4. 发明公开

KR1020140044746A 배선 기판 및 그 제조 방법 审中-实审
标题翻译：接线基板及制造接线基板的方法
公开(公告)号：KR1020140044746A
公开(公告)日：2014-04-15
申请号：KR1020130117152
申请日：2013-10-01
申请人： 신꼬오덴기 고교 가부시키가이샤
发明人： 하라고이치 , 요다도시히사
IPC分类号： H05K3/40 , H05K3/46
CPC分类号： H05K1/115 , H01L23/49822 , H01L23/49827 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/81192 , H05K3/423 , H05K3/427 , H05K3/429 , H05K3/4602 , H05K3/4644 , H05K2201/09536 , H05K2201/09854 , H05K2203/0789 , H05K2203/1476 , Y10T29/302 , Y10T29/49165 , H01L2924/00012
摘要： A method for manufacturing a wiring substrate according to the present invention includes the steps of: forming a through hole which passes through a core layer from one side of the core layer to the other side of the core layer; forming a first metal layer to coat one side and the other side of the core layer and the inner wall of the through hole; forming a second metal layer on the first metal layer; and forming a third metal layer which is patterned on the second metal layer of one side of the core layer and a fourth metal layer which is patterned on the second metal layer of the other side of the core layer. The step of forming the second metal layer includes the step of coating one side and the other side of the core layer and the inner wall of the through hole with the second metal layer and filling the center of the through hole with the second metal layer.
摘要翻译：根据本发明的制造布线基板的方法包括以下步骤：形成从芯层的一侧到芯层的另一侧穿过芯层的通孔; 形成第一金属层以涂覆所述芯层的一侧和另一侧以及所述通孔的内壁; 在所述第一金属层上形成第二金属层; 以及在芯层的一侧的第二金属层上形成图案化的第三金属层和在芯层的另一侧的第二金属层上图案化的第四金属层。形成第二金属层的步骤包括用第二金属层涂覆芯层的一侧和另一侧和通孔的内壁并用第二金属层填充通孔的中心的步骤。

5. 发明授权

KR101219005B1 금속 박막 전극 및 그 제조방법 失效
标题翻译：薄金属薄膜电极及其制作方法
公开(公告)号：KR101219005B1
公开(公告)日：2013-01-04
申请号：KR1020100139232
申请日：2010-12-30
申请人： 삼성전기주식회사
发明人： 송영아 , 전병진 , 김동훈 , 오성일
IPC分类号： H01B5/14
CPC分类号： H05K3/1283 , H05K2203/0789 , H05K2203/1157
摘要： 본발명은금속박막전극제조방법및 그제조방법에의한금속박막전극에관한것으로, 본발명의일 실시예에따른금속박막전극제조방법은기재위에금속분말과분산액을함유한금속페이스트를도포하여금속박막을형성하는단계; 및금속박막을유기산과수계액의비가 10:90 내지 90:10인기체상태분위기에서환원소성하는단계;를포함한다.

6. 发明授权

KR101111932B1 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법 有权
标题翻译：多层印刷线路板和多层印刷线路板的制造方法
公开(公告)号：KR101111932B1
公开(公告)日：2012-03-14
申请号：KR1020097018942
申请日：2009-07-15
申请人： 이비덴 가부시키가이샤
发明人： 아카이쇼 , 이마이다츠야 , 도키히사이쿠
IPC分类号： H05K3/46
CPC分类号： H05K3/389 , H05K3/244 , H05K3/384 , H05K3/421 , H05K3/4644 , H05K2203/0361 , H05K2203/073 , H05K2203/0789 , Y10T29/49155 , Y10T29/49165
摘要： 본 발명의 다층 프린트 배선판은, 제 1 층간 수지 절연층과, 상기 제 1 층간 수지 절연층 상에 형성되어 있는 제 1 도체 회로와, 상기 제 1 층간 수지 절연층과 상기 제 1 도체 회로 상에 형성되고, 상기 제 1 도체 회로에 도달하는 개구부를 갖는 제 2 층간 수지 절연층과, 상기 제 2 층간 수지 절연층 상에 형성되어 있는 제 2 도체 회로와, 상기 개구부 내에 형성되고, 상기 제 1 도체 회로와 상기 제 2 도체 회로를 접속시키는 비아 도체를 구비하는 다층 프린트 배선판으로서, 상기 제 1 도체 회로의 표면에, Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt 및 Au 중 적어도 1 종의 금속을 포함하는 금속층이 형성되고, 상기 금속층 상에 커플링제로 이루어지는 피막이 형성되고, 상기 비아 도체의 바닥부의 적어도 일부가 상기 제 1 도체 회로와 직접 접속되어 있는 것을 특징으로 한다.
다층 프린트 배선판, 수지 절연층, 비아 도체, 커플링제, 도체 회로
摘要翻译：根据本发明的多层印刷线路板包括第一层间树脂绝缘层，形成在第一层间树脂绝缘层上的第一导体电路以及形成在第一层间树脂绝缘层上的第二导体电路和第一导体电路形成在所述第二层间树脂绝缘层上的第二导体电路;以及形成在所述第一导体电路上的第二导体电路，所述第二导体电路形成在所述第一导体电路上，并且在第一导体电路的表面上形成Sn，Ni，Zn，Co，Ti，Pd，Ag，Pt和Au中的至少一种。在金属层上形成包含金属的金属层，在金属层上形成由偶联剂构成的涂膜，并且通孔导体的底部的至少一部分直接连接到第一导体电路。

7. 发明公开

KR1020090025337A 지지체 상의 전기 전도성 표면의 제조 방법 无效
标题翻译：在支持下生产电导电表面的方法
公开(公告)号：KR1020090025337A
公开(公告)日：2009-03-10
申请号：KR1020097000744
申请日：2007-06-11
申请人： 바스프 에스이
发明人： 노흐트만레네 , 카크준위르겐 , 슈나이더노르베르트 , 피스터위르겐 , 바그너노르베르트 , 헨트슈엘디에터
IPC分类号： H05K1/00 , H05K3/18 , H05K3/24
CPC分类号： H05K3/246 , H05K1/095 , H05K2201/0347 , H05K2203/025 , H05K2203/0257 , H05K2203/0789 , H05K2203/0796 , H05K2203/095 , H05K2203/097 , H05K2203/107
摘要： Method for producing electrically conductive, structured or whole-area surfaces on a carrier, in which a first step involves applying a structured or whole-area base layer to the carrier with a dispersion containing electrically conductive particles in a matrix material, a second step involves at least partly curing or drying the matrix material, a third step involves uncovering the electrically conductive particles by at least partly breaking up the matrix, and a fourth step involves forming a metal layer on the structured or whole-area base layer by means of electroless or electrolytic coating.
摘要翻译：一种用于在载体上制备导电，结构化或全面的表面的方法，其中第一步涉及将结构化或全面的基底层用含有基质材料中导电颗粒的分散体施加到载体上，第二步涉及至少部分地固化或干燥所述基体材料，第三步骤包括通过至少部分地破坏所述基质来揭开所述导电颗粒，以及第四步骤包括通过无电镀在所述结构化或全区域基底层上形成金属层或电解涂层。

8. 发明公开

KR1020040070259A 고 밀도 인쇄 회로들을 가진 다층 모듈을 제조하는 방법 失效
公开(公告)号：KR1020040070259A
公开(公告)日：2004-08-06
申请号：KR1020047009732
申请日：2002-12-12
申请人： 오가니제이션 유로펜느 포우 라 레체르체 뉴클레아이레
发明人： 데오리베이라루이
IPC分类号： H05K3/46
CPC分类号： H05K3/4655 , H05K3/002 , H05K3/386 , H05K3/4602 , H05K3/4652 , H05K2201/0154 , H05K2201/0195 , H05K2203/0789 , H05K2203/0793
摘要： 본 발명은 고-밀도 인쇄 회로들을 가진 다층 모듈들에 관한 것으로, 이중-면인쇄 회로들(3)을 가지며, 상기 회로들 위에 폴리머가능한 2-스테이지 에폭시 액체(8)를 사용하여 추가 층을 단일-면 도금된 폴리이미드(6)를 본딩 결합시킨 기판(1)을 준비하는 단계와; 금속을 선택적으로 에칭(9)한 후, 적어도 25℃에서 칼륨이 첨가된 수성 에틸렌디아민 용약의 정적 욕조에 상기 필름을 침탕하므로써 폴리이미드 필름(6)을 관통하는 마이크로홀들(12)을 이방성 화학적으로 천공하는 단계와; 상기 마이크로홀들(12)의 상기 욕조에 용제를 스프레이하므로써 접착제(8)를 세정하는 단계와; 외부 금속 필름(7, 13)을 선택적으로 에칭하는 단계를 포함하여, 도금된 마이크로홀들(15)을 포함하는 인쇄 회로들(14)을 형성한다.

9. 发明公开

KR1020040028596A 구리 가공품의 표면처리방법 无效
标题翻译：铜工件的表面处理
公开(公告)号：KR1020040028596A
公开(公告)日：2004-04-03
申请号：KR1020037001791
申请日：2002-07-12
申请人： 지푸고무 가부시키가이샤 , 가부시키가이샤 자이나오
发明人： 이토진이치 , 니시오야스아키
IPC分类号： C23F1/18
CPC分类号： H05K3/22 , C02F1/461 , C02F1/4618 , C02F1/66 , C02F2103/02 , C23F1/18 , C23G1/00 , H05K3/3489 , H05K3/383 , H05K2203/0392 , H05K2203/0789 , H05K2203/0793 , H05K2203/1509
摘要： 구리 가공품의 표면의 탈지와 산화피막의 제거 및 레지스트막과의 밀착성을 높인 소프트 에칭기술과, 나아가서는 이 소프트 에칭에 수반되는 배수처리를 무공해화하는 기술을 제공하는 것이다. 즉, 구리 가공품의 표면을, 최초에 전해 알칼리성 이온수, 다음에 전해산성 이온수, 또한 전해 알칼리성 이온수를 이용하여 순차 처리를 한 후, 수세, 건조처리를 함과 동시에, 전해산성 이온수의 처리배수와, 전해 알칼리성 이온수의 처리배수를 혼합하여 중화하고, 얻어진 중성수로부터 구리이온을 회수한다.

10. 发明公开

KR1020030095322A 프린트배선판의 제조방법 및 그 제조방법으로 얻어진프린트배선판 无效
标题翻译：一种印刷电路板的制造方法和由该方法得到的印刷电路板
公开(公告)号：KR1020030095322A
公开(公告)日：2003-12-18
申请号：KR1020030036661
申请日：2003-06-09
申请人： 미쓰이 긴조꾸 고교 가부시키가이샤
发明人： 카타오카타츠오 , 아오키타츠야 , 마츠무라야수노리
IPC分类号： H05K3/06
CPC分类号： H05K3/26 , G03F7/40 , H05K3/067 , H05K3/384 , H05K2201/0338 , H05K2201/0355 , H05K2201/0761 , H05K2203/0307 , H05K2203/0789 , H05K2203/1476
摘要： 본 발명은, 형성한 회로의 양호한 에칭팩터를 유지하는 동시에, 에칭잔부를 해소하고, 표층 마이그레이션의 발생을 효과적으로 방지할 수 있는 프린트배선판의 제조방법을 제공한다. 본 발명은, 동층 및 동 이외의 이종금속층을 적층한 도전회로 형성층과 절연기재가, 상기 도전회로 형성층의 동층이 표면에 나타내어지도록 대향되게 한 동 클래드 적층판을 사용한 프린트배선판의 제조방법에 있어서, 상기 도전회로 형성층의 에칭은, 도전회로 형성층을 형성하는 동층과 동 이외의 이종금속층을 동시에 용해시키는 제1에칭공정과, 제1에칭공정의 종료 후에, 동을 용해시키지 않고 이종금속층을 구성하는 금속만을 용해시키기 위한 선택에칭액을 사용하는 제2에칭공정으로 이루어지는 것을 특징으로 한 프린트배선판의 제조방법을 사용한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式