专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

51. 发明公开

KR1020150095171A 다양한 폭을 갖는 게이트 구조를 포함하는 반도체 디바이스 구조물 및 그 형성 방법 有权
标题翻译：具有各种宽度的门结构及其形成方法
公开(公告)号：KR1020150095171A
公开(公告)日：2015-08-20
申请号：KR1020140156217
申请日：2014-11-11
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 호웨이수오 , 치앙충유 , 창치아밍 , 린준밍
IPC分类号： H01L29/78
CPC分类号： H01L21/823456 , H01L21/0273 , H01L21/28008 , H01L21/28123 , H01L21/283 , H01L21/31051 , H01L21/31144 , H01L21/32133 , H01L21/32139 , H01L21/76802 , H01L21/76834 , H01L21/76877 , H01L21/76897 , H01L21/823475 , H01L27/088 , H01L29/4966 , H01L29/51 , H01L29/66545 , H01L29/6656 , H01L29/6659 , H01L29/7831
摘要： 반도체 디바이스 구조물 및 이를 형성하기 위한 방법의 실시예들이 제공된다. 반도체 디바이스 구조물은 기판 및 기판 위에 형성되는 제1 금속 게이트 구조를 포함한다. 제1 금속 게이트 구조는 제1 폭을 갖는다. 반도체 디바이스 구조물은 제1 금속 게이트 구조에 인접하여 형성되는 제1 컨택 및 기판 위에 형성되는 제2 금속 게이트 구조를 더 포함한다. 제2 금속 게이트 구조는 제1 폭보다 작은 제2 폭을 갖는다. 반도체 디바이스 구조물은 제2 금속 게이트 구조 위에 형성되는 절연층 및 제2 금속 게이트 구조에 대해 자기-정렬되는 제2 컨택을 더 포함한다.
摘要翻译：提供一种半导体器件结构及其形成方法的实施例。半导体器件结构包括衬底和形成在衬底上的第一金属栅极结构。第一金属栅极结构具有第一宽度。半导体器件结构包括与第一金属栅极结构相邻形成的第一触点和形成在衬底上的第二金属栅极结构。第二金属栅极结构具有比第一宽度窄的第二宽度。半导体器件结构还包括形成在第二金属栅极结构上的绝缘层和用于第二金属栅极结构的第二接触自对准。

52. 发明公开

KR1020150088813A 장치 및 그 제조 방법 审中-实审
标题翻译：用于制造它们的装置和方法
公开(公告)号：KR1020150088813A
公开(公告)日：2015-08-03
申请号：KR1020157014453
申请日：2013-11-22
申请人： 롱이튜드 쎄미컨덕터 에스.에이.알.엘.
发明人： 나가이다케시
IPC分类号： H01L21/8238 , H01L29/78
CPC分类号： H01L29/4238 , H01L21/283 , H01L21/823842 , H01L21/823857 , H01L27/108 , H01L27/10844 , H01L29/0692 , H01L29/4958 , H01L29/4966 , H01L29/517 , H01L29/66484 , H01L29/6659 , H01L29/7831 , H01L29/7833
摘要： 장치는, 하나의도전형의웰 영역을포함하는기판; 웰영역내에배치된소자분리절연막; 그주위가소자분리절연막으로둘러싸인섬 형상활성영역; 섬형상활성영역상에배치된두 개의제1 게이트구조로서, 각각하층게이트절연막, 고유전율을갖는게이트절연막, 금속재료를함유하는제1 게이트전극막, 제2 게이트전극막이차례로적층되어구성되는제1 게이트구조; 및소자분리절연막의일부와접촉하여이를덮는제2 게이트전극막을가지는제2 게이트구조를가진다. 두개의제1 게이트구조및 제2 게이트구조는, 일측의제1 게이트구조, 제2 게이트구조, 타측의제1 게이트구조의순서로연속적으로배치되어있다.
摘要翻译：一个器件包括：衬底，其包含一个导电类型的阱区，布置在阱区内的元件隔离绝缘膜，由元件隔离绝缘膜围绕的岛状有源区;两个第一栅极结构，布置在岛状有源区上，并且每个通过顺序层叠下栅极绝缘膜，具有高介电常数的栅绝缘膜，含有金属材料的第一栅极电极膜和第二栅极电极膜以及第二栅极结构，其包括与元件隔离绝缘膜的一部分接触并覆盖覆盖元件隔离绝缘膜的一部分的第二栅极电极膜。两个第一栅极结构和第二栅极结构以一个第一栅极结构，第二栅极结构和另一个第一栅极结构的顺序连续布置。

53. 发明公开

KR1020150077737A 질화물 반도체 소자의 제조 방법 有权
标题翻译：制备氮化物半导体器件的方法
公开(公告)号：KR1020150077737A
公开(公告)日：2015-07-08
申请号：KR1020130166516
申请日：2013-12-30
申请人： 한국전자통신연구원
发明人： 고상춘 , 문재경 , 장우진 , 배성범 , 박영락 , 전치훈 , 문석환 , 장우영 , 김정진 , 장현규 , 나제호 , 남은수
IPC分类号： H01L29/66 , H01L29/47 , H01L21/02 , H01L21/283 , H01L21/321 , H01L29/20 , H01L29/778
CPC分类号： H01L21/3212 , H01L21/0254 , H01L21/283 , H01L21/28575 , H01L21/28581 , H01L29/2003 , H01L29/41766 , H01L29/452 , H01L29/66462 , H01L29/7786 , H01L29/475 , H01L29/778
摘要： 본발명의질화물반도체소자의제조방법에관한것으로제 1 및제 2 질화물반도체층들이차례로적층된성장기판상에복수의전극들을형성하는것, 상기각각의전극들상에상부금속층들을형성하는것, 상기성장기판을제거하여상기제 1 질화물반도체층의하면을노출하는것 및상기노출된제 1 질화물반도체층의하면상에제 3 질화물반도체층및 하부금속층을차례로형성하는것을포함하는질화물반도체소자의제조방법이제공된다.
摘要翻译：本发明涉及一种制造氮化物半导体器件的方法。提供了一种制造氮化物半导体器件的方法，其包括在生长衬底上形成电极，其中连续堆叠第一和第二氮化物半导体层，在每个电极上形成上部金属层，将第一氮化物半导体层的下表面暴露于第一氮化物半导体层的下表面去除生长衬底，以及在暴露的第一氮化物半导体层的下表面上形成第三氮化物半导体层和下金属层。

54. 发明授权

KR101487080B1 고전자 이동도 트랜지스터 및 그 형성 방법 有权
标题翻译：高电子移动性晶体管及其形成方法
公开(公告)号：KR101487080B1
公开(公告)日：2015-01-28
申请号：KR1020130042750
申请日：2013-04-18
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 치앙첸하오 , 리우포춘 , 치우한친 , 첸치밍 , 유충이
IPC分类号： H01L29/778 , H01L21/335
CPC分类号： H01L29/66462 , H01L21/02458 , H01L21/0254 , H01L21/0262 , H01L21/2654 , H01L21/283 , H01L21/31111 , H01L21/324 , H01L29/122 , H01L29/2003 , H01L29/66522 , H01L29/7783
摘要： 고전자 이동도 트랜지스터(HEMT)는 제1 대역갭을 갖는 제1 Ⅲ-Ⅴ족 화합물층, 제1 Ⅲ-Ⅴ족 화합물층 위에 있으며 제2 대역갭을 갖는 제2 Ⅲ-Ⅴ족 화합물층을 포함한다. 제2 대역갭은 제1 대역갭보다 작다. HEMT는 제2 Ⅲ-Ⅴ족 화합물층 위에 있으며 제3 대역갭을 갖는 제3 Ⅲ-Ⅴ족 화합물층을 더 포함하며, 제3 대역갭은 제1 대역갭보다 크다. 게이트 전극은 제3 Ⅲ-Ⅴ족 화합물층 위에서 형성된다. 소스 영역 및 드레인 영역은 제3 Ⅲ-Ⅴ족 화합물층 위에서 게이트 전극의 양측면 상에 존재한다.
摘要翻译：高电子迁移率晶体管（HEMT）包括具有第一带隙的第一III-V化合物层和在第一III-V化合物层上具有第二带隙的第二III-V化合物层。第二带隙小于第一带隙。 HEMT还包括在第二III-V化合物层上具有第三带隙的第三III-V化合物层，其中第三带隙大于第一带隙。在第三III-V化合物层上形成栅电极。源极区域和漏极区域在第三III-V化合物层上方和栅电极的相对侧上。

55. 发明授权

KR101459198B1 자가 정렬된 콘택 有权
标题翻译：自对准接触
公开(公告)号：KR101459198B1
公开(公告)日：2014-11-07
申请号：KR1020127016899
申请日：2010-12-07
申请人： 인텔 코포레이션
发明人： 보마크티 , 가니타히르 , 라할-오라비나디아엠 , 조시수바시 , 슈타이거왈드조셉엠 , 클라우스제이슨더블유 , 황잭 , 맥키윅즈라이언
IPC分类号： H01L29/78 , H01L21/336 , H01L21/28
CPC分类号： H01L21/76897 , H01L21/28123 , H01L21/28229 , H01L21/28255 , H01L21/283 , H01L21/28562 , H01L21/31105 , H01L21/76802 , H01L21/76831 , H01L21/76849 , H01L21/76877 , H01L23/5226 , H01L23/528 , H01L23/535 , H01L29/0847 , H01L29/16 , H01L29/42364 , H01L29/456 , H01L29/495 , H01L29/4966 , H01L29/512 , H01L29/517 , H01L29/518 , H01L29/66477 , H01L29/665 , H01L29/66545 , H01L29/6656 , H01L29/78 , H01L29/785 , H01L2029/7858 , H01L2924/0002 , H01L2924/00
摘要： 트랜지스터는 기판, 기판 상의 스페이서의 쌍, 기판 상 및 스페이서의 쌍 사이의 유전체층, 게이트 유전체층 상 및 스페이서의 쌍 사이의 게이트 전극층, 게이트 전극층 상 및 스페이서의 쌍 사이의 절연 캡층과, 스페이서의 쌍에 인접한 확산 영역의 쌍을 포함한다. 절연 캡층은 에칭 중단 구조를 형성하고 이는 게이트에 대해 자가 정렬되고 콘택 에칭이 게이트 전극을 노출시키는 것으로부터 방지하며, 이렇게 함으로써 게이트와 콘택 사이의 단락을 방지한다. 절연 캡층은 자가 정렬된 콘택이, 더 넓은 콘택의 초기 패터닝을 허용하는 것을 가능하게 하고 이는 패터닝 제한에 대해 더 강건하다.
摘要翻译：晶体管是邻近于所述介电层，所述栅极介电层和栅电极层，栅极电极层相和帽层和一对间隔件的一对所述一对基板，在基板上的一对间隔物，所述基板和所述一对间隔物之间的间隔件之间的间隔的间绝缘还有一对扩散区域。绝缘覆盖层，以形成蚀刻停止结构，其被自对准到栅极接触防止被蚀刻以露出栅电极，以及通过这种方式，防止在栅极与触点之间的短路。绝缘帽层可以实现自对准触点，从而允许对较宽触点进行初始图案化，这对图案化约束更加稳健。

56. 发明公开

KR1020140127155A 반도체 소자, 반도체 소자의 제조방법 有权
标题翻译：半导体器件及制造半导体器件的方法
公开(公告)号：KR1020140127155A
公开(公告)日：2014-11-03
申请号：KR1020140043990
申请日：2014-04-14
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 마에다카즈히로 , 시가토시히코
IPC分类号： H01L21/28
CPC分类号： H01L29/045 , H01L21/0485 , H01L21/283 , H01L21/445 , H01L29/1608 , H01L29/2003 , H01L29/22 , H01L29/24 , H01L29/45 , H01L29/452 , H01L2924/0002 , H01L2924/00
摘要： 본 발명은, 기판 면 위에 외관 이상이 없는 도전막을 형성할 수 있는 반도체 소자와 그 반도체 소자의 제조방법을 제공하는 것을 목적으로 한다. 육방정이고 기판 면이 (0001)면인 기판(10)과, 상기 기판 면 위에 형성된 복수의 도전막(12)을 구비한다. 상기 복수의 도전막은, 상기 기판의 상기 기판 면에 있어서의 원자 배열과 동등한 대칭성을 갖는 평면을 갖지 않는 결정 구조의 제1 도전막(14)과, 상기 제1 도전막의 윗쪽에 형성되고, 상기 기판의 상기 기판 면에 있어서의 원자 배열과 동등한 대칭성을 갖는 평면을 적어도 1개 갖는 결정 구조의 제2 도전막(16)을 갖고, 상기 제2 도전막은, 입경이 15㎛ 이하인 다결정인 것을 특징으로 한다.
摘要翻译：本发明的目的是提供能够在基板表面上形成无缺陷的导电层的半导体器件，以及制造该半导体器件的方法。该半导体器件包括六边形晶体并具有（0001）表面的衬底（10）和形成在衬底表面上的多个导电层（12）。所述导电层具有晶体结构的第一导电层（14），所述第一导电层（14）不具有与所述基板的基板表面中的原子排列相等的平面的平面，以及形成有晶体结构的第二导电层（16）在第一导电层的上部并且具有至少一个具有等于基板的基板表面中的原子排列的对称的平面。第二导电层是直径为15μm以下的多晶体。

57. 发明公开

KR1020140112370A 반도체 디바이스에 대한 상호접속 구조물 및 방법 有权
标题翻译：用于半导体器件的互连结构和方法
公开(公告)号：KR1020140112370A
公开(公告)日：2014-09-23
申请号：KR1020130137417
申请日：2013-11-13
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 팅치-위안 , 우청-웬
IPC分类号： H01L21/768
CPC分类号： H01L23/528 , H01L21/283 , H01L21/76801 , H01L21/76849 , H01L21/76883 , H01L21/76885 , H01L21/76897 , H01L23/485 , H01L23/5226 , H01L23/53223 , H01L23/53238 , H01L23/53266 , H01L2924/0002 , H01L2924/00
摘要： A semiconductor device is disclosed. The device includes a substrate, a first dielectric layer disposed over the substrate, and a metal structure disposed on the first dielectric layer and below the surface of the first dielectric layer. The metal structure has a shape having an upper portion with a first width and a lower portion with a second width. The second width is substantially larger than the first width. The semiconductor device also includes a sub-structure of a second dielectric positioned between the upper portion of the metal structure and the first dielectric layer.
摘要翻译：公开了一种半导体器件。该器件包括衬底，设置在衬底上的第一电介质层和设置在第一介电层上并位于第一电介质层表面之下的金属结构。金属结构具有具有第一宽度的上部和具有第二宽度的下部的形状。第二宽度基本上大于第一宽度。半导体器件还包括位于金属结构的上部和第一介电层之间的第二电介质的子结构。

58. 发明公开

KR1020140107080A 핀펫 디바이스를 위한 접합 누설을 감소시키는 결함 패시베이션을 위한 구조물 및 방법 有权
标题翻译：用于减少FINFET器件的连接漏电的缺陷钝化的结构和方法
公开(公告)号：KR1020140107080A
公开(公告)日：2014-09-04
申请号：KR1020130084089
申请日：2013-07-17
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 반달마크
IPC分类号： H01L21/20 , H01L21/027
CPC分类号： H01L29/66795 , H01L21/26506 , H01L21/76224 , H01L21/823431 , H01L27/0886 , H01L29/0688 , H01L21/2011 , H01L21/0273 , H01L21/283 , H01L29/12 , H01L29/4232 , H01L29/66477
摘要： The present invention provides an embodiment of a semiconductor structure. The semiconductor structure includes: a semiconductor substrate of a first semiconductor material; shallow trench isolation (STI) formed in the semiconductor substrate; and a fin-like active region of a second semiconductor material that is epitaxy grown on the semiconductor substrate. The first semiconductor material has a first lattice constant and the second semiconductor material has a second lattice constant different from the first lattice constant. The fin-like active region further includes fluorine species.
摘要翻译：本发明提供半导体结构的实施例。半导体结构包括：第一半导体材料的半导体衬底; 在半导体衬底中形成的浅沟槽隔离（STI）; 以及在半导体衬底上生长的外延的第二半导体材料的鳍状有源区。第一半导体材料具有第一晶格常数，第二半导体材料具有与第一晶格常数不同的第二晶格常数。翅片状活性区还包括氟物质。

59. 发明公开

KR1020130140231A 자가 정렬된 콘택 有权
公开(公告)号：KR1020130140231A
公开(公告)日：2013-12-23
申请号：KR1020137033304
申请日：2010-12-07
申请人： 인텔 코포레이션
发明人： 보마크티 , 가니타히르 , 라할-오라비나디아엠 , 조시수바시 , 슈타이거왈드조셉엠 , 클라우스제이슨더블유 , 황잭 , 맥키윅즈라이언
IPC分类号： H01L29/78 , H01L21/336 , H01L21/28 , H01L21/3205
CPC分类号： H01L21/76897 , H01L21/28123 , H01L21/28229 , H01L21/28255 , H01L21/283 , H01L21/28562 , H01L21/31105 , H01L21/76802 , H01L21/76831 , H01L21/76849 , H01L21/76877 , H01L23/5226 , H01L23/528 , H01L23/535 , H01L29/0847 , H01L29/16 , H01L29/42364 , H01L29/456 , H01L29/495 , H01L29/4966 , H01L29/512 , H01L29/517 , H01L29/518 , H01L29/66477 , H01L29/665 , H01L29/66545 , H01L29/6656 , H01L29/78 , H01L29/785 , H01L2029/7858 , H01L2924/0002 , H01L2924/00 , H01L21/28 , H01L21/3205
摘要： 트랜지스터는 기판, 기판 상의 스페이서의 쌍, 기판 상 및 스페이서의 쌍 사이의 유전체층, 게이트 유전체층 상 및 스페이서의 쌍 사이의 게이트 전극층, 게이트 전극층 상 및 스페이서의 쌍 사이의 절연 캡층과, 스페이서의 쌍에 인접한 확산 영역의 쌍을 포함한다. 절연 캡층은 에칭 중단 구조를 형성하고 이는 게이트에 대해 자가 정렬되고 콘택 에칭이 게이트 전극을 노출시키는 것으로부터 방지하며, 이렇게 함으로써 게이트와 콘택 사이의 단락을 방지한다. 절연 캡층은 자가 정렬된 콘택이, 더 넓은 콘택의 초기 패터닝을 허용하는 것을 가능하게 하고 이는 패터닝 제한에 대해 더 강건하다.

60. 发明授权

KR101221155B1 다이오드, 및 다이오드 형성 방법 有权
标题翻译：二极体和形成二极体的方法
公开(公告)号：KR101221155B1
公开(公告)日：2013-01-21
申请号：KR1020107028301
申请日：2009-05-21
申请人： 마이크론 테크놀로지, 인크.
发明人： 샌드후,거테즈,에스. , 물리,찬드라
IPC分类号： H01L29/861
CPC分类号： H01L29/66151 , B82Y10/00 , H01L21/28 , H01L21/283 , H01L28/90 , H01L29/0665 , H01L29/0673 , H01L29/0676 , H01L29/068 , H01L29/08 , H01L29/417 , H01L29/66143 , H01L29/872 , H01L29/88 , H01L45/00
摘要： 일부 실시예가 다이오드 형성 방법을 포함하며, 상기 방법에서, 베이스로부터 위쪽으로 뻗어 있는 지지대를 갖도록 제 1 전극이 형성된다. 지지대와 베이스 위에 뻗어 있는 물결모양 토포그래피를 따라 하나 이상의 층이 증착되고, 상기 하나 이상의 층 위에 제 2 전극이 형성된다. 제 1 전극, 하나 이상의 층, 및 제 2 전극이 다함께 하나의 구조물을 형성하고, 상기 구조물은, 하나의 극성을 갖는 전압이 상기 구조물에 인가될 때 제 1 전극 및 제 2 전극 사이에 전류가 통하도록 구성되고, 상기 하나의 극성에 반대되는 극성을 갖는 전압이 상기 구조물에 인가될 때 제 1 전극 및 제 2 전극 사이에 전류가 흐르는 것을 억제하도록 구성된다. 일부 실시예가 다이오드를 포함하며, 이러한 다이오드는, 베이스로부터 위쪽으로 뻗어 있는 둘 이상의 돌출부를 갖는 제 1 전극과, 상기 제 1 전극 위의 하나 이상의 층과, 상기 하나 이상의 층 위의 제 2 전극을 가진다.
摘要翻译：一些实施例包括形成二极管的方法，其中第一电极形成为具有从基部向上延伸的基座。沿着延伸穿过基座和基底的波状形貌沉积至少一层，并且在最少一层上形成第二电极。第一电极，至少一层和第二电极一起形成当一个极性的电压施加到结构时在第一和第二电极之间传导电流的结构，并且当电压具有与所述一个极性相反的极性被施加到该结构。一些实施例包括具有第一电极的二极管，该第一电极包含从基底向上延伸的两个或更多个突起，在第一电极上具有至少一个层，并且在该至少一个层上具有第二电极。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式