专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101898751B1 반도체장치 및 그 제조방법 有权
公开(公告)号：KR101898751B1
公开(公告)日：2018-09-13
申请号：KR1020137026404
申请日：2012-02-21
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 쿠보슌지
IPC分类号： H01L29/78 , H01L27/088
CPC分类号： H01L29/0847 , H01L29/0615 , H01L29/0653 , H01L29/0692 , H01L29/0696 , H01L29/086 , H01L29/0865 , H01L29/0878 , H01L29/1045 , H01L29/1095 , H01L29/42368 , H01L29/4238 , H01L29/66659 , H01L29/66689 , H01L29/7816 , H01L29/7835
摘要： 반도체기판(SUB)에서의주표면으로부터소정의깊이에걸쳐 N형웰(NW)이형성되고, 그 N형웰(NW)에는 P형웰(PW)과 N형드레인영역(ND)이형성되어있다. P형웰(PW)에는, N형소스영역(NS), N+형소스영역(NNS) 및 P+형불순물영역(BCR)이형성되어있다. N형소스영역(NS)은, N+형소스영역(NNS)의바로아래에위치하는영역에형성되며, P+형불순물영역(BCR)의바로아래에위치하는영역에는형성되지않고, P+형불순물영역(BCR)이 P형웰(PW)에직접접하고있다.

2. 发明授权

KR101872069B1 플로팅 구조를 갖는 쇼트키 다이오드 有权
公开(公告)号：KR101872069B1
公开(公告)日：2018-06-28
申请号：KR1020150072155
申请日：2015-05-22
申请人： 매그나칩 반도체 유한회사
发明人： 방연섭 , 김현철
IPC分类号： H01L29/872 , H01L29/66
CPC分类号： H01L29/872 , H01L21/76 , H01L21/762 , H01L29/0619 , H01L29/0649 , H01L29/0692
摘要： 본발명은플로팅구조를갖는쇼트키다이오드에관한것으로, 애노드전극과캐소드전극사이영역에플로팅전위를갖도록형성된가드링을통해종래대비항복전압을높일수 있는플로팅구조를갖는쇼트키다이오드에관한것이다.

3. 发明授权

KR101864889B1 수평형 디모스 트랜지스터 및 그 제조방법 有权
公开(公告)号：KR101864889B1
公开(公告)日：2018-06-05
申请号：KR20120006787
申请日：2012-01-20
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/7823 , H01L29/0634 , H01L29/0649 , H01L29/0653 , H01L29/0692 , H01L29/0847 , H01L29/0882 , H01L29/1045 , H01L29/402 , H01L29/404 , H01L29/66659 , H01L29/7835
摘要： 수평형디모스트랜지스터는, 제1 도전형의기판과, 기판위에배치되는제2 도전형의드리프트영역및 제1 도전형의바디영역과, 바디영역의상부일정영역에배치되는제2 도전형의소스영역과, 드리프트영역의상부일정영역에배치되는제2 도전형의드레인영역과, 드리프트영역의상부일정영역에서드레인영역에인접되도록배치되는소자분리층과, 바디영역위에배치되는게이트절연층및 게이트전극과, 소자분리층과일정부분중첩되도록게이트전극으로부터연장되는제1 필드플레이트와, 소자분리층위에서제1 필드플레이트와이격되도록배치되는제2 필드플레이트와, 그리고드레인영역에인접되면서제2 필드플레이트와나란하게배치되되, 제2 필드플레이트와는일단에서상호연결되는커플링게이트를포함한다. 상기게이트전극, 제1 필드플레이트, 제2 필드플레이트및 커플링게이트는상기소스영역및 드레인영역사이에서순차적으로배치된다.

4. 发明公开

KR20180048441A 반도체 논리 소자 및 논리 회로 审中-公开
公开(公告)号：KR20180048441A
公开(公告)日：2018-05-10
申请号：KR20177022176
申请日：2016-01-13
IPC分类号： H01L27/098 , H01L27/02 , H01L27/092 , H01L27/12 , H01L29/06 , H01L29/78 , H03K19/00 , H03K19/003 , H03K19/094 , H03K19/0952 , H03K19/20
CPC分类号： H03K19/018521 , H01L27/0207 , H01L27/0629 , H01L27/092 , H01L27/098 , H01L27/1203 , H01L29/0649 , H01L29/0692 , H01L29/36 , H01L29/808 , H01L29/8083 , H03K19/0013 , H03K19/00315 , H03K19/094 , H03K19/0952 , H03K19/20
摘要： 본발명은제1 전도타입의전계효과트랜지스터및 제2 타입의전계효과트랜지스터를포함하는반도체논리소자에관한것이다. 제1 FET의게이트는상기반도에논리소자의입력이고, 제2 FET의드레인은상기반도에논리소자의출력으로서지칭되고또한상기제2 FET의소스는상기반도체논리소자의소스이다. 상기전계효과트랜지스터들의단자들에적용가능한전위들을적용하는것에의해상기논리소자의출력의상태에영향을주는것이가능하다. 본발명은또한설명된논리소자를포함하는다른종류의논리회로부들에관한것이다.

5. 发明授权

KR101760886B1 집적 회로 장치 및 그것의 정전기 방전 보호 회로 有权
标题翻译：集成电路器件及其静电放电保护电路
公开(公告)号：KR101760886B1
公开(公告)日：2017-08-07
申请号：KR1020100051187
申请日：2010-05-31
申请人： 삼성전자주식회사
发明人： 손경목 , 김용환
IPC分类号： H01L27/02 , H01L21/8238 , H01L29/735 , H01L29/78 , H01L29/06 , H01L27/092
CPC分类号： H01L27/027 , H01L21/823814 , H01L27/0207 , H01L29/0692 , H01L29/735 , H01L29/7833 , H01L29/7835
摘要： 본발명은집적회로장치에관한것이다. 본발명의집적회로장치는입출력패드, 내부회로, 그리고입출력패드및 내부회로사이에연결되며, 내부회로로부터전송되는제어신호에응답하여입출력패드및 내부회로사이의전송게이트(transmission gate)로동작하는트랜지스터로구성된다. 트랜지스터는정전기방전(ESD, ElectroStatic Discharge) 보호회로로더 동작한다.
摘要翻译：集成电路装置本发明涉及一种集成电路装置。本发明的集成电路器件包括输入/输出焊盘，内部电路和连接在输入/输出焊盘和内部电路之间并响应从内部电路发送的控制信号的传输门，它由一个晶体管的。晶体管作为静电放电（ESD）保护电路装载器工作。

6. 发明公开

KR1020170069909A 기판 상의 패턴 형성 방법, 그 방법에 관련된 반도체 장치 및 이용 审中-实审
标题翻译：基板上的图案形成方法，半导体器件以及与该方法相关的用途
公开(公告)号：KR1020170069909A
公开(公告)日：2017-06-21
申请号：KR1020160131391
申请日：2016-10-11
申请人： 아이엠이씨 브이제트더블유 , 카톨리에케 유니버시테이트 루벤
发明人： 찬,본테익 , 싱,아르준
IPC分类号： H01L21/027 , G03F7/00 , H01L21/033 , H01L21/768 , H01L21/28
CPC分类号： H01L21/0273 , G03F7/0002 , H01L21/02356 , H01L21/0332 , H01L21/0337 , H01L21/3085 , H01L21/3086 , H01L21/47 , H01L29/0692
摘要： 패턴형성방법으로서, - 복수의평행스트라이프포토레지스트구조체를한정하는패터닝된포토레지스트층을제공하는단계; - 평행스트라이프포토레지스트구조체사이에블록코폴리머를제공하는단계; - 블록코폴리머를, 제1성분및 상기제2성분의상분리를일으키는소정조건에두는단계 - 상기블록코폴리머및 상기소정의조건은, 2개의인접한평행스트라이프포토레지스트구조체사이의중앙위치에상기제1성분의하나의맨드릴구조체를포함하는층상구조체를형성하도록결정되고, 상기하나의맨드릴구조체는제2성분의평행스트라이프구조체에의해상기 2개의인접한평행스트라이프포토레지스트구조체로부터분리되는것임 -; - 상기제1성분의상기맨드릴구조체상에연속침입합성(sis) 공정을수행하는단계; - 상기평행스트라이프포토레지스트구조체및 상기제2성분의평행스트라이프구조체를선택적으로제거하는단계; - 상기제1성분의상기맨드릴구조체를마스크로서사용하여상기복합기판에존재하는코어층내에코어스트라이프구조체를한정하는단계; - 상기코어스트라이프구조체를코어로서사용하여자체배열다중패터닝공정을수행하는단계;를포함한다. 또한, 방법의관련반도체장치및 이용이개시된다.
摘要翻译：一种形成图案的方法，包括：提供限定多个平行条状光刻胶结构的图案化光刻胶层; 在平行条纹光刻胶结构之间提供嵌段共聚物; - 嵌段共聚物，包括：将第一组分和预定条件时，使所述第二部件的服装分离 - 其中，在所述嵌段共聚物和所述预定条件时，所述两个相邻的平行的条形光致抗蚀剂结构之间的中心位置被确定，从而形成一个层状结构，其包括第一部件的心轴结构，心轴结构将来自两个相邻的平行条纹光致抗蚀剂的结构由第二部件的平行条纹结构被分离的所述一个; 在第一部件的心轴结构上进行连续侵入式合成（sis）过程; - 选择性地去除第二组件的平行条状光致抗蚀剂结构和平行条纹结构; - 使用第一部件的心轴结构作为掩模，在存在于复合衬底中的芯层内限定芯条形结构; 使用核心条纹结构作为核心执行自阵列多重构图过程。而且，公开了相关的半导体器件和使用方法。

7. 发明授权

KR101740808B1 반도체 디바이스 有权
标题翻译：半导体器件
公开(公告)号：KR101740808B1
公开(公告)日：2017-05-26
申请号：KR1020150121060
申请日：2015-08-27
申请人： 인피니언 테크놀로지스 오스트리아 아게
发明人： 블랭크올리버 , 힐러프란츠 , 시미니크랄프 , 위프리주인
IPC分类号： H01L29/78
CPC分类号： H01L29/407 , H01L29/0692 , H01L29/0878 , H01L29/7397 , H01L29/7811 , H01L29/7813
摘要： 반도체디바이스는셀 영역및 셀영역을둘러싸는에지종단영역을포함하는반도체기판구조체를포함한다. 또한, 반도체디바이스는반도체기판구조체의표면으로부터기판구조체내에이르는셀 영역내의복수의니들형셀 트렌치및 반도체기판구조체의표면에서셀 영역을둘러싸는에지종단영역내의에지종단트렌치를포함한다.
摘要翻译：半导体器件包括半导体衬底结构，该半导体衬底结构包括单元区域和围绕单元区域的边缘终止区域。此外，半导体器件包括在所述多个针hyeongsel沟槽并在从半导体衬底组件的表面在基板结构延伸的单元区域中的半导体基板组件终止区的表面周围的小区区域中的边缘的边缘终止沟槽。

8. 发明授权

KR101701240B1 반도체 장치 有权
标题翻译：半导体器件
公开(公告)号：KR101701240B1
公开(公告)日：2017-02-01
申请号：KR1020157008065
申请日：2014-08-29
申请人： 산켄덴키 가부시키가이샤
发明人： 가와시리사토시 , 오가와가즈코
IPC分类号： H01L29/739 , H01L29/423
CPC分类号： H01L29/7397 , H01L21/28 , H01L29/0692 , H01L29/1095 , H01L29/407 , H01L29/41 , H01L29/417 , H01L29/41708 , H01L29/423 , H01L29/42304 , H01L29/4236 , H01L29/42368 , H01L29/42376 , H01L29/4238 , H01L29/78
摘要： 제1도전형의제1반도체영역과, 제1반도체영역의위에배치된제2도전형의제2반도체영역과제2반도체영역의위에배치된제1도전형의제3반도체영역과, 제3반도체영역의위에배치된제2도전형의제4반도체영역과, 제4반도체영역의상면으로부터신장하여제4반도체영역및 제3반도체영역을관통하여제2반도체영역까지도달하는홈의내벽상에배치된절연막과, 홈의측면에있어서절연막상에배치되어, 제3반도체영역과대향하는제어전극과, 제1반도체영역과전기적으로접속하는제1주전극과, 제4반도체영역과전기적으로접속하는제2주전극과, 홈의저면에있어서절연막의위에배치되고, 또한제어전극과이간하여배치된저면전극과을구비하고, 평면에서볼 때에있어서홈이신장하는방향의길이는홈의폭보다도크고, 또한, 서로인접하는상기홈의간격보다도상기홈의폭이넓다.
摘要翻译：公开了一种半导体器件，其包括半导体区域和绝缘膜。凹槽从半导体区域的顶表面延伸并到达半导体区域。在平面图中，底部电极的主体形成为带状，并且沿着槽的延伸方向延伸，并且连接部在凹槽的深度方向上延伸并且连接到主体的端部延伸身体的方向。底部电极的主体布置在凹槽中，并且底部电极的连接部分布置在连接凹槽中。在平面图中，槽的延伸方向上的槽的长度大于槽的宽度，并且槽的宽度大于槽和相邻槽之间的间隙。

9. 发明授权

KR101692625B1 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈 有权
标题翻译：在高电阻率基板上形成的半导体器件和射频模块
公开(公告)号：KR101692625B1
公开(公告)日：2017-01-03
申请号：KR1020150086371
申请日：2015-06-18
申请人： 주식회사 디비하이텍
发明人： 조용수
IPC分类号： H01L27/12 , H01L21/762 , H01L27/02
CPC分类号： H01L23/66 , H01L21/761 , H01L21/823481 , H01L21/823493 , H01L27/088 , H01L29/0692 , H01L29/1083 , H01L29/1087 , H01L29/78
摘要： 고비저항기판상에형성된반도체소자및 이를포함하는 RF(radio Frequency) 모듈이개시된다. 상기반도체소자는상기고비저항기판상에형성된트랜지스터및 상기트랜지스터를감싸도록상기고비저항기판에형성된깊은트렌치소자분리영역을포함한다. 이때, 상기고비저항기판은제1 도전형을갖고, 상기고비저항기판내에는제2 도전형을갖는깊은웰 영역이형성되고, 상기깊은웰 영역상에는제1 도전형을갖는저농도웰 영역이형성되며, 상기트랜지스터는상기저농도웰 영역상에형성된다.
摘要翻译：半导体器件包括高电阻率衬底，形成在高电阻率衬底上的晶体管，以及形成在高电阻衬底中以围绕晶体管的深沟槽器件隔离区。特别地，高电阻率基板具有第一导电型，并且在高电阻率基板中形成具有第二导电类型的深阱区。此外，在深阱区域上形成具有第一导电类型的低浓度阱区，并且在低浓度阱区上形成晶体管。

10. 发明公开

KR1020160142803A 수직 채널 트랜지스터의 제조방법 有权
标题翻译：垂直通道晶体管及其制作垂直通道晶体管的方法
公开(公告)号：KR1020160142803A
公开(公告)日：2016-12-13
申请号：KR1020160162056
申请日：2016-11-30
申请人： 삼성전자주식회사
发明人： 정현우 , 김희중 , 김강욱 , 김현기 , 오용철
IPC分类号： H01L29/78 , H01L29/786 , H01L27/02 , H01L27/108 , H01L29/66 , H01L29/06 , H01L29/423
CPC分类号： H01L29/7827 , H01L27/0207 , H01L27/10876 , H01L27/10891 , H01L29/0657 , H01L29/0692 , H01L29/42356 , H01L29/66666 , H01L29/78642
摘要： 본발명은수직채널트랜지스터및 그의제조방법에관한것으로, 기판에액티브를형성하고, 상기액티브상에다수의수직채널을형성하고, 상기다수의수직채널의측벽을둘러싸는서로분리된다수의게이트전극을형성하고, 상기다수의수직채널사이의액티브를따라연장된매립비트라인을형성하고, 상기다수의수직채널사이에플러그-인을형성하여상기플러그-인에의해상기다수의게이트전극이연결된워드라인을형성하므로써, 전기적효과가우수하고단순한공정으로채널길이의재현성을확보할수 있는수직채널트랜지스터를구현할수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式