专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2014197150A 半導体変調器を作製する方法、半導体変調器有权
标题翻译：制造半导体调制器的方法，半导体调制器
公开(公告)号：JP2014197150A
公开(公告)日：2014-10-16
申请号：JP2013073342
申请日：2013-03-29
申请人：住友電気工業株式会社 , Sumitomo Electric Ind Ltd
发明人： YAGI HIDEKI , KITAMURA TAKAMITSU , KOBAYASHI HIROHIKO , YONEDA MASAHIRO
IPC分类号： G02F1/025
CPC分类号： G02F1/025
摘要：【課題】樹脂を用いて光導波路の埋め込む構造において良好な密着性を有するパット電極を含む半導体変調器を提供する。【解決手段】下地構造28は、無機絶縁層24の第2部分24b及び金属体30を含む。下地構造28は第2エリア13cに接触を成すと共にパッド電極を支持する。下地構造28内の無機絶縁層24(24b)は、第2エリア13aに接触しながら第2エリア13a上を延在して、樹脂体25の下に延在する無機絶縁層24(24a)に接続され、無機絶縁層24の部分24b及び無機絶縁層24の部分24aは同時に成膜される。無機絶縁層24は、しっかりと金属体30を基板13に繋ぎ止めることができる。樹脂体25は金属体30の縁の少なくとも一部分上に設けられて、しっかりと金属体30を基板13に押さえつけている。金属体30の上面は樹脂体25に接触すると共に無機絶縁層24に接触する。【選択図】図4
摘要翻译：要解决的问题：提供一种包括具有对于使用树脂嵌入光波导的结构的粘合性良好的焊盘电极的半导体调制器。解决方案：基部结构28包括第二部分24b和无机绝缘体的金属体30 层24，并且接触第二区域13c并且支撑焊盘电极。基底结构28中的无机绝缘层24（24b）在与第二区域13a接触的同时在第二区域13a上延伸，并且连接到在树脂体25的下方延伸的无机绝缘层24（24a）。部分24b和24a 无机绝缘层24同时沉积。无机绝缘层24可以将金属体30牢固地固定在基板13上。树脂体25设置在金属体30的边缘的至少一部分上，以将金属体30牢固地压在基板13上。金属体30的上表面与树脂体25接触，与无机绝缘层24。

2. 发明专利

JP2012084592A Method of manufacturing optical semiconductor element 有权
标题翻译：制造光学半导体元件的方法
公开(公告)号：JP2012084592A
公开(公告)日：2012-04-26
申请号：JP2010227540
申请日：2010-10-07
申请人： Sumitomo Electric Ind Ltd , 住友電気工業株式会社
发明人： YONEDA MASAHIRO , KOBAYASHI HIROHIKO
IPC分类号： H01S5/026 , H01S5/227
摘要： PROBLEM TO BE SOLVED: To provide a method of manufacturing an optical semiconductor element in which the etching depth for forming mesa portions can be controlled with excellent accuracy.SOLUTION: A method of manufacturing an optical semiconductor element comprises the steps of: growing an etching marker layer 42 above a semi-insulating substrate 20; sequentially forming a lower cladding layer 25, an optical waveguide layer 26, and an upper cladding layer 27 on the etching marker layer 42; and forming mesa portions 22 to 24 extending in a predetermined optical waveguide direction by performing plasma etching to the lower cladding layer 25, the optical waveguide layer 26, and the upper cladding layer 27. The plasma emission intensity of the etching marker layer 42 is larger than that of an n-type contact layer 21 and the lower cladding layer 25 that are in contact with the etching marker layer 42. In etching the mesa portions, the plasma etching is stopped based on variation in the plasma emission intensity.
摘要翻译：要解决的问题：提供一种可以以高精度控制用于形成台面部分的蚀刻深度的光学半导体元件的制造方法。解决方案：制造光学半导体元件的方法包括以下步骤：在半绝缘衬底20上方生长蚀刻标记层42; 在蚀刻标记层42上依次形成下包层25，光波导层26和上覆层27; 并且通过对下包层25，光波导层26和上包层27进行等离子体蚀刻来形成沿预定光波导方向延伸的台面部分22至24。蚀刻标记层42的等离子体发射强度较大与蚀刻标记层42接触的n型接触层21和下包层25的蚀刻相同。在蚀刻台面部分时，基于等离子体发射强度的变化停止等离子体蚀刻。版权所有（C）2012，JPO＆INPIT

3. 发明专利

JP2013055140A Semiconductor optical integrated element 有权
标题翻译：半导体光学集成元件
公开(公告)号：JP2013055140A
公开(公告)日：2013-03-21
申请号：JP2011190898
申请日：2011-09-01
申请人： Sumitomo Electric Ind Ltd , 住友電気工業株式会社
发明人： YONEDA MASAHIRO , YANAGISAWA MASATERU , KOYAMA KENJI , KOBAYASHI HIROHIKO , HIRATSUKA KENJI
IPC分类号： H01S5/026 , H01S5/068
CPC分类号： H01S5/02461 , B82Y20/00 , H01S5/0261 , H01S5/0425 , H01S5/0612 , H01S5/06256 , H01S5/209 , H01S5/2275 , H01S5/3434
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor optical integrated element that allows suppression of temperature variation of an active layer in a gain region.SOLUTION: A semiconductor optical integrated element 1A includes: a semi-insulating substrate 10 that has a primary surface 10a including first and second regions 10c and 10d lining in a predetermined optical waveguide direction; a gain region 20 that is provided on the first region 10c and has an n-type cladding layer 21, an active layer 22, and a p-type cladding layer 23; and a wavelength control region 40 that is provided on the second region 10d and has a lower cladding layer 41, an optical waveguide layer 42, an upper cladding layer 43, and a resistor 50 (heating member). The semi-insulating substrate 10 has through holes 11 that extend from a rear surface 10b toward the thickness direction and reach the first region 10c of the primary surface 10a, and inside the through holes 11, metallic members 12 reaching the n-type cladding layer 21 from the rear surface 10b of the semi-insulating substrate 10 are provided.
摘要翻译：要解决的问题：提供允许抑制增益区域中的有源层的温度变化的半导体光学集成元件。解决方案：半导体光学集成元件1A包括：半绝缘基板10，其具有包括在预定光波导方向上衬里的第一和第二区域10c和10d的主表面10a; 设置在第一区域10c上并具有n型包层21，有源层22和p型覆层23的增益区域20; 以及设置在第二区域10d上并具有下包层41，光波导层42，上包层43和电阻器50（加热构件）的波长控制区域40。半绝缘基板10具有从后表面10b朝向厚度方向延伸的通孔11，并且到达主面10a的第一区域10c，并且在通孔11的内部，到达n型包层的金属构件12 设置有来自半绝缘基板10的背面10b的图21。版权所有（C）2013，JPO＆INPIT

4. 发明专利

JP2014219442A 半導体光素子の製造方法有权
标题翻译：半导体光学元件制造方法
公开(公告)号：JP2014219442A
公开(公告)日：2014-11-20
申请号：JP2013096268
申请日：2013-05-01
申请人：住友電気工業株式会社 , Sumitomo Electric Ind Ltd
发明人： KOBAYASHI HIROHIKO , YONEDA MASAHIRO , YAGI HIDEKI
IPC分类号： G02F1/015
CPC分类号： G02B6/132 , G02B6/136 , G02F1/025 , G02F1/2257 , G02F2001/212
摘要：【課題】埋め込み樹脂領域に対する絶縁層の密着性を高めつつ、コンタクト抵抗の増加を抑制可能な半導体光素子の製造方法を提供する。【解決手段】半導体光素子50の製造方法は、半導体メサ9を有する基板生産物Pを準備する工程S1〜S3と、半導体メサ9を覆う半導体保護膜11を形成する工程S4と、埋め込み樹脂領域12を形成する工程S5と、埋め込み樹脂領域12をエッチングして半導体保護膜11を露出させる開口Aを埋め込み樹脂領域12に形成する工程S6と、開口Aから半導体メサ9の上面9bを露出させる工程S7と、蒸着法及びリフトオフ法によってオーミック金属膜15pを形成する工程S8と、ポリマー保護膜16をスパッタ法によって形成する工程S9と、を有する。【選択図】図1
摘要翻译：要解决的问题：提供一种能够抑制接触电阻增加同时提高绝缘层与掩埋树脂区域的粘附性的半导体光学元件制造方法。解决方案：制造半导体光学元件50的方法包括：步骤S1至制备具有半导体台面9的基板产品P的S3; 形成覆盖半导体台面9的半导体保护膜11的工序S4; 形成掩埋树脂区域12的步骤S5; 蚀刻掩埋树脂区域12的步骤S6，以及形成用于使掩埋树脂区域12中的半导体保护膜11露出的开口A. 从开口A露出半导体台面9的上表面9b的步骤S7; 通过蒸发和剥离方法形成欧姆金属膜15p的步骤S8; 以及通过溅射法形成聚合物保护膜16的步骤S9。

5. 发明专利

JP2013149747A Waveguide type optical semiconductor element 审中-公开
标题翻译：波导型光学半导体元件
公开(公告)号：JP2013149747A
公开(公告)日：2013-08-01
申请号：JP2012008295
申请日：2012-01-18
申请人： Sumitomo Electric Ind Ltd , 住友電気工業株式会社
发明人： YONEDA MASAHIRO , KOBAYASHI HIROHIKO , MASUYAMA RYUJI
IPC分类号： H01S5/22
CPC分类号： H01S5/22 , B82Y20/00 , H01S5/2213 , H01S5/2214 , H01S5/2275 , H01S5/3201 , H01S5/34306 , H01S2301/176
摘要： PROBLEM TO BE SOLVED: To provide a waveguide type optical semiconductor element capable of restraining exfoliation of a polymer part.SOLUTION: A semiconductor laser element WL1 comprises: a structure 11 on which a pair of stripe grooves 21, 22 extending in a Y-axis direction are formed to define a stripe-like mesa part M projecting in a Z-axis direction orthogonal to a principal plane 1S of a semiconductor substrate 1 and extending in the Y-axis direction parallel to the principal plane 1S; projection parts 31, 32 provided in the pair of stripe grooves 21, 22 and projecting in the Z-axis direction; and a polymer part 23 embedded in the stripe grooves 21, 22 to cover side faces 31a, 32a of the projection parts 31, 32. A relative position relationship of the projection parts 31, 32 and the structure 11 is fixed. The side faces 31a, 32a of the projection parts 31, 32 cross with the Y-axis direction when seen in the Z-axis direction.
摘要翻译：要解决的问题：提供一种能够抑制聚合物部件的剥离的波导型光学半导体元件。解决方案：半导体激光元件WL1包括：结构11，在Y轴上延伸的一对条纹槽21,22 形成方向以限定在与半导体衬底1的主面1S正交的Z轴方向上突出并沿平行于主面1S的Y轴方向延伸的条状台面部M; 设置在一对条槽21,22中并沿Z轴方向突出的突起部31,32; 以及嵌入到条形槽21,22中的聚合物部分23，以覆盖突出部分31,32的侧面31a，32a。突出部分31,32和结构11的相对位置关系是固定的。当沿Z轴方向观察时，突起部31,32的侧面31a，32a与Y轴方向交叉。

6. 发明专利

JP2012248812A Manufacturing method of semiconductor optical integrated element 审中-公开
标题翻译：半导体光学集成元件的制造方法
公开(公告)号：JP2012248812A
公开(公告)日：2012-12-13
申请号：JP2011121863
申请日：2011-05-31
申请人： Sumitomo Electric Ind Ltd , 住友電気工業株式会社
发明人： YONEDA MASAHIRO , KOBAYASHI HIROHIKO , KOYAMA KENJI , YANAGISAWA MASATERU , HIRATSUKA KENJI
IPC分类号： H01S5/026
CPC分类号： H01S5/02272 , B82Y20/00 , H01S5/0201 , H01S5/0202 , H01S5/02264 , H01S5/0265 , H01S5/028 , H01S5/0425 , H01S5/2224 , H01S5/2275 , H01S5/34306 , H01S2301/176
摘要： PROBLEM TO BE SOLVED: To fix a semiconductor optical integrated element stably while preventing a film material from reaching on a bonding pad, when forming a film on the end face of the semiconductor optical integrated element having two bonding pads of different height.SOLUTION: The manufacturing method of a semiconductor optical integrated element 10 where the height Hof a bonding pad 42 is lower than the Hof a bonding pad 62 comprises: a step for forming a plurality of rod-like semiconductor optical integrated element arrays 70 by cutting a wafer on which a plurality of semiconductor optical integrated elements are formed; a step for fixing the plurality of semiconductor optical integrated element arrays 70 and a plurality of spacers 80 while laminating alternately in the thickness direction of the wafer; and a step for forming reflection films 44 and 64 on both end faces of the semiconductor optical integrated element array 70. Each movable part 81 of the plurality of spacers 80 is projecting toward the bonding pad 42, and is displaceable in the projection direction.
摘要翻译：要解决的问题：为了在防止膜材料到达焊盘的同时稳定地固定半导体光学集成元件，当在具有两个不同高度的焊盘的半导体光学集成元件的端面上形成膜时。解决方案：接合焊盘42的高度H 1 的半导体光学集成元件10的制造方法低于H 接合焊盘62的2 包括：通过切割其上形成有多个半导体光学集成元件的晶片形成多个棒状半导体光学集成元件阵列70的步骤; 在晶片的厚度方向上交替地层叠多个半导体光集成元件阵列70和多个间隔件80的步骤; 以及用于在半导体光集成元件阵列70的两个端面上形成反射膜44和64的步骤。多个间隔件80的每个可移动部分81朝着焊盘42突出，并且可沿投影方向移位。版权所有（C）2013，JPO＆INPIT

7. 发明专利

JP2012237861A Method for producing optical semiconductor device 有权
标题翻译：用于制造光学半导体器件的方法
公开(公告)号：JP2012237861A
公开(公告)日：2012-12-06
申请号：JP2011106477
申请日：2011-05-11
申请人： Sumitomo Electric Ind Ltd , 住友電気工業株式会社
发明人： KOBAYASHI HIROHIKO
IPC分类号： G02F1/025 , G02B6/13 , H01S5/22
摘要： PROBLEM TO BE SOLVED: To provide a method for producing an optical semiconductor device, by which timing for stopping etching of a resin or a resist on a projection part such as a ridge shape or a mesa shape can be easily and accurately determined.SOLUTION: The method for producing an optical semiconductor device comprises producing an optical modulator that guides light in an optical waveguide interposed between a pair of grooves, and the method includes the steps of: forming a plurality of pairs of evaluation grooves 31a, 31b in an evaluation region (TEG (test element group) region) set on a wafer 16; applying a resin layer 13 on the wafer 16; etching the resin layer 13 to expose a top of the optical waveguide; and forming an electrode on the optical waveguide. The width of the plurality of pairs of evaluation grooves 31a, 31b in the evaluation region differs by each pair, and in the exposure step, a top of a region 33 interposed by at least one pair of evaluation grooves 31a, 31b in the evaluation region is exposed by etching.
摘要翻译：解决的问题：为了提供一种光学半导体装置的制造方法，通过该方法可以容易且精确地确定在诸如脊形或台面形状的突起部分上停止树脂或抗蚀剂的蚀刻的定时。解决方案：用于制造光学半导体器件的方法包括：制造光导体，该光学调制器将介于一对沟槽之间的光波导中的光引导，并且该方法包括以下步骤：形成多对评估槽31a， 31b在设置在晶片16上的评价区域（TEG（测试元件组）区域）中; 将树脂层13施加在晶片16上; 蚀刻树脂层13以暴露光波导的顶部; 并在光波导上形成电极。评价区域中的多对评价槽31a，31b的宽度各自不同，在曝光步骤中，在评价区域中至少一对评价槽31a，31b插入的区域33的顶部通过蚀刻曝光。版权所有（C）2013，JPO＆INPIT

8. 发明专利

JP2013191683A Method of manufacturing optical semiconductor element 审中-公开
标题翻译：制造光学半导体元件的方法
公开(公告)号：JP2013191683A
公开(公告)日：2013-09-26
申请号：JP2012056079
申请日：2012-03-13
申请人： Sumitomo Electric Ind Ltd , 住友電気工業株式会社
发明人： YONEDA MASAHIRO , KOBAYASHI HIROHIKO , MASUYAMA RYUJI
IPC分类号： H01S5/042
CPC分类号： H01S5/028 , H01S5/0425 , H01S5/2086 , H01S5/22 , H01S5/30 , H01S2301/176
摘要： PROBLEM TO BE SOLVED: To provide a method of manufacturing an optical semiconductor element that allows preventing disconnection of lead-out wiring.SOLUTION: A method of manufacturing an optical semiconductor element of the present invention includes the steps of: forming stripe grooves 21 and 22; forming a protective film 15; forming a polymer part 17; etching the protective film 15 so as to expose a top surface MT of a mesa part M; and forming lead-out wiring 34. In the step of forming the polymer part 17, the polymer part 17 is formed so that a top surface 17T of the polymer part 17 has inclined surfaces 17S1 and 17S2. The step of etching includes the step of collectively etching the polymer part 17 and the protective film 15 so as to expose the top surface MT of the mesa part M. Right after forming the polymer part 17, when the inclination angle of the inclined surfaces 17S1 and 17S2 is θ, the thickness of the protective film is d, and the width of the top surface MT of the mesa part M is w, the following relational expression is met: tanθ≥2dR/w.
摘要翻译：本发明的光半导体元件的制造方法，其特征在于，具备：形成条纹槽21,22的工序 ; 形成保护膜15; 形成聚合物部分17; 蚀刻保护膜15以暴露台面部分M的顶面MT; 并且形成引出布线34.在形成聚合物部分17的步骤中，聚合物部分17形成为使得聚合物部分17的顶表面17T具有倾斜表面17S1和17S2。蚀刻步骤包括共同蚀刻聚合物部分17和保护膜15以暴露台面部分M的顶表面MT的步骤。在形成聚合物部分17之后，当倾斜表面17S1的倾斜角度 17S2为保护膜的厚度为d，台面部分M的顶面MT的宽度为w，满足以下关系式：tan＆het;≥2dR/ w。

9. 发明专利

JP2013016648A Method for manufacturing semiconductor optical integrated element 审中-公开
标题翻译：制造半导体光学集成元件的方法
公开(公告)号：JP2013016648A
公开(公告)日：2013-01-24
申请号：JP2011148491
申请日：2011-07-04
申请人： Sumitomo Electric Ind Ltd , 住友電気工業株式会社
发明人： YONEDA MASAHIRO , KOBAYASHI HIROHIKO , KOYAMA KENJI , YANAGISAWA MASATERU , HIRATSUKA KENJI
IPC分类号： H01S5/026
CPC分类号： H01S5/0265 , B82Y20/00 , H01S5/0425 , H01S5/12 , H01S5/2224 , H01S5/2275 , H01S5/34306 , H01S2301/176
摘要： PROBLEM TO BE SOLVED: To enhance the flatness of the surface of a resin region when an embedded structure by a semiconductor region and an embedded structure by the resin region are formed on one substrate.SOLUTION: This manufacturing method comprises the steps of: forming a mask M3 including a pattern M31 extending in a predetermined direction on first and second semiconductor lamination parts of a substrate product 80 formed so as to be aligned in the predetermined direction, and forming stripe mesa structures 21 and 61 by etching the first and second semiconductor lamination parts through the mask M3; selectively growing an embedded semiconductor by using a mask M4 for covering the stripe mesa structure 61; and embedding both side faces of the stripe mesa structure 61 by applying a resin on the substrate product 80. The mask M3 further includes a pattern having a side edge facing the pattern M31 on the second semiconductor lamination part, and an end edge extending in a direction intersecting the predetermined direction. An end edge M4c of the mask M4 is located at a side of the second semiconductor lamination part with respect to the end edge.
摘要翻译：要解决的问题：当在一个基板上形成通过半导体区域的嵌入结构和由树脂区域嵌入的结构形成时树脂区域的表面的平坦度。解决方案：该制造方法包括以下步骤：形成掩模M3，该掩模M3包括沿预定方向延伸的图案M31，在基板产品80的第一和第二半导体层叠部分上形成为沿预定方向成对准，以及通过通过掩模M3蚀刻第一和第二半导体层叠部分来形成条状台面结构21和61; 通过使用掩模M4来覆盖条状台面结构61来选择性地生长嵌入式半导体; 并且通过在基板产品80上施加树脂来嵌入条状台面结构61的两个侧面。掩模M3还包括在第二半导体层叠部分上具有面向图案M31的侧边缘的图案，方向与预定方向相交。掩模M4的端缘M4c相对于端缘位于第二半导体层叠部的一侧。版权所有（C）2013，JPO＆INPIT

10. 发明专利

JP2012123184A Semiconductor optical modulation element and method for manufacturing the same 有权
标题翻译：半导体光学调制元件及其制造方法
公开(公告)号：JP2012123184A
公开(公告)日：2012-06-28
申请号：JP2010273700
申请日：2010-12-08
申请人： Sumitomo Electric Ind Ltd , 住友電気工業株式会社
发明人： YONEDA MASAHIRO , KOYAMA KENJI , KOBAYASHI HIROHIKO
IPC分类号： G02F1/017 , G02B6/12 , G02B6/13
CPC分类号： G02F1/025 , G02F1/01708 , G02F2201/066 , G02F2201/12 , G02F2202/102
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor optical modulation element in which a metal film including an AuZn film may be easily formed above a mesa part even when an opening of a resin region disposed on the mesa part is small.SOLUTION: A method of this invention comprises: a first insulating film forming step of covering a mesa part 32 with a protection film 22; a step of burying the mesa part 32 in a resin region 20 and forming an opening 20c in a portion of the resin region 20 above the mesa part 32; a second insulating film forming step of covering a portion of the protection film 22 exposed in the opening 20c and the resin region 20 with a protection film 24; a step of forming an opening in portions of the protection films 22 and 24 above the mesa part 32; a step of forming a metal film 26a including a Ti film above the resin region 20 excluding the opening 20c so as to allow the Ti film to come in contact with the protection film 24; and a step of forming a metal film 26b including an Au film on the metal film 26a above the mesa part 32 so as to allow the Au film to come into contact with the mesa part 32.
摘要翻译：要解决的问题：即使当设置在台面部分上的树脂区域的开口较小时，也可以在台面部分之上容易地形成包括AuZn膜的金属膜的半导体光调制元件。解决方案：本发明的方法包括：用保护膜22覆盖台面部分32的第一绝缘膜形成步骤; 将台面部分32埋在树脂区域20中并在树脂区域20的台面部分32的上方形成开口20c的步骤; 第二绝缘膜形成步骤，用保护膜24覆盖露出在开口20c中的保护膜22的一部分和树脂区域20; 在台面部分32上方的保护膜22和24的部分形成开口的步骤; 在除了开口20c之外的树脂区域20上方形成包括Ti膜的金属膜26a以允许Ti膜与保护膜24接触的步骤; 以及在台面部分32上方的金属膜26a上形成包括Au膜的金属膜26b以允许Au膜与台面部分32接触的步骤。（C）2012年， JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式