专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2014207403A 炭化珪素半導体装置の製造方法审中-公开
标题翻译：硅碳化硅半导体器件制造方法
公开(公告)号：JP2014207403A
公开(公告)日：2014-10-30
申请号：JP2013085528
申请日：2013-04-16
申请人：住友電気工業株式会社 , Sumitomo Electric Ind Ltd
发明人： SAITO TAKESHI , MASUDA TAKEYOSHI , HIRATSUKA KENJI
IPC分类号： H01L29/78 , H01L21/316 , H01L21/336 , H01L29/12
CPC分类号： H01L29/4236 , H01L21/02236 , H01L21/02238 , H01L21/02255 , H01L21/049 , H01L21/31111 , H01L21/31144 , H01L29/045 , H01L29/1608 , H01L29/42368 , H01L29/66068 , H01L29/7813
摘要：【課題】トレンチの底部のゲート酸化膜の絶縁破壊を防止しつつ、トレンチの開口部の近傍でのゲート絶縁膜の十分な絶縁信頼性を確保する。【解決手段】炭化珪素基板100に、開口部OPおよび角部CRを有するトレンチTRが形成される。角部CRを覆う角絶縁膜201Rが形成される。開口部OPから角部CRに至る領域を覆うゲート絶縁膜201が形成される。ゲート絶縁膜201を形成する工程は、角絶縁膜201Rが設けられたトレンチTRを熱酸化する工程を含む。トレンチTRを熱酸化する工程は1300℃以上に炭化珪素基板100を加熱する工程を含む。【選択図】図3
摘要翻译：要解决的问题：确保沟槽开口附近的栅极绝缘膜的绝缘的足够可靠性，同时防止沟槽底部的栅极氧化膜的绝缘击穿。解决方案：一种碳化硅半导体器件的制造方法包括：形成在碳化硅衬底100上，具有开口OP和拐角CR的沟槽TR; 形成覆盖角部CR的角部绝缘膜201R; 并且形成覆盖从开口OP到拐角CR的区域的栅极绝缘膜201。形成栅极绝缘膜201的工艺包括热氧化其上设置有角绝缘膜201R的沟槽TR的工艺。热氧化沟槽TR的过程包括将碳化硅衬底100加热至1300℃及以上的工艺。

2. 发明专利

JP2009283557A Method of manufacturing semiconductor optical device 审中-公开
标题翻译：制造半导体光学器件的方法
公开(公告)号：JP2009283557A
公开(公告)日：2009-12-03
申请号：JP2008132050
申请日：2008-05-20
申请人： Sumitomo Electric Ind Ltd , 住友電気工業株式会社
发明人： INADA HIROSHI , HIRATSUKA KENJI
IPC分类号： H01L31/10 , G02B1/02 , G02B3/00
摘要： PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor optical device by which a monolithic semiconductor lens having a desired shape is easily formed.
SOLUTION: In this method of manufacturing the semiconductor optical device, a mask pattern 46 formed on an imprint resin layer 42 by a nano-stamper 43 is transferred to the other surface side of a semiconductor substrate 21 to form the monolithic semiconductor lens 23. Since this method allows the mask pattern 46 of high precision to be formed on the imprint resin layer 42 by impression of the nano-stamper 43, the monolithic semiconductor lens 23 having a desired shape is formed more easily than conventional methods which use wet etching or form resist patterns by baking. In addition, the shape of the monolithic semiconductor lens 23 has good reproducibility.
COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：解决的问题：提供一种制造半导体光学器件的方法，通过该方法可以容易地形成具有所需形状的单片半导体透镜。解决方案：在这种制造半导体光学器件的方法中，通过纳米压模43在压印树脂层42上形成的掩模图案46被转移到半导体衬底21的另一个表面侧以形成单片半导体透镜由于该方法允许通过印模纳米压模43在压印树脂层42上形成高精度的掩模图案46，所以具有期望形状的单片半导体透镜23比使用湿法的常规方法更容易形成通过烘烤蚀刻或形成抗蚀剂图案。此外，单片半导体透镜23的形状具有良好的再现性。版权所有（C）2010，JPO＆INPIT

3. 发明专利

JP2009004450A Semiconductor optical element and manufacturing method thereof 有权
标题翻译：半导体光学元件及其制造方法
公开(公告)号：JP2009004450A
公开(公告)日：2009-01-08
申请号：JP2007161724
申请日：2007-06-19
申请人： Sumitomo Electric Ind Ltd , 住友電気工業株式会社
发明人： TAKAHASHI MITSUO , HIRATSUKA KENJI
IPC分类号： H01S5/343
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor optical element having diffusion of Zn into an active layer suppressed, and to provide a manufacturing method thereof.
SOLUTION: The semiconductor optical element 1A includes: a substrate 10; a semiconductor mesa portion 2M formed on the substrate 10 and having the active layer 30, a p-type clad layer 40a, and an n-type clad layer 20; a diffusion prevention portion 62 containing Si impurities and embedded in a hollow portion 66 provided to the active layer 30 of the semiconductor mesa portion 2M; and a semiconductor buried layer 70 containing Zn impurities and burying a circumference of the semiconductor mesa portion 2M. In this semiconductor optical element 1A, the diffusion prevention portion 62 contains Si as the impurities, so Zn impurities from the semiconductor buried layer 70 are trapped. Therefore, the diffusion prevention portion 62 effectively suppresses diffusion of Zn into the active layer 30 in the semiconductor optical element 1A.
COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：提供一种抑制Zn的扩散到有源层的半导体光学元件，并提供其制造方法。解决方案：半导体光学元件1A包括：基板10; 形成在基板10上并具有有源层30的半导体台面部分2M，p型覆盖层40a和n型覆盖层20; 包含Si杂质并嵌入设置在半导体台面部分2M的有源层30的中空部分66中的扩散防止部分62; 以及包含Zn杂质并埋入半导体台面部分2M的周边的半导体掩埋层70。在该半导体光学元件1A中，扩散防止部62含有Si作为杂质，因此来自半导体掩埋层70的Zn杂质被捕获。因此，扩散防止部62有效地抑制Zn向半导体光学元件1A的有源层30的扩散。版权所有（C）2009，JPO＆INPIT

4. 发明专利

JP2003318187A Method for manufacturing bipolar transistor 有权
标题翻译：制造双极晶体管的方法
公开(公告)号：JP2003318187A
公开(公告)日：2003-11-07
申请号：JP2002121102
申请日：2002-04-23
申请人： Sumitomo Electric Ind Ltd , 住友電気工業株式会社
发明人： HIRATSUKA KENJI
IPC分类号： H01L21/205 , H01L21/331 , H01L29/737
CPC分类号： H01L29/66318
摘要： PROBLEM TO BE SOLVED: To provide a method for manufacturing a bipolar transistor by which the hole concentration of a carbon-added base layer can be increased after growing a semiconductor multilayer film provided with semiconductor films for a collector layer, a base layer, an emitter layer, and an emitter contact layer.
SOLUTION: A substrate 2 is placed on a susceptor S in an OMVPE device, and a subcollector film 30, a collector film 50 and a base film 60 are epitaxially grown on the substrate 2. The base film 60 is added with a carbon. Then, while the substrate 2 is kept at a temperature of T, an emitter film 70 and an emitter contact film 80 are grown. Furthermore, the supply of a material gas is stopped and the substrate 2 is kept at a temperature of TA. At this time, a relationship of T
摘要翻译：解决的问题：提供一种制造双极晶体管的方法，其中，在生长具有用于集电极层的半导体膜的半导体多层膜之后，可以增加添加碳的基底层的空穴浓度，基底层，发射极层和发射极接触层。解决方案：将基板2放置在OMVPE装置中的基座S上，并且在基板2上外延生长子集电极膜30，集电极膜50和基膜60.基膜60加入碳。然后，当衬底2保持在T的温度时，发射发射极膜70和发射极接触膜80生长。此外，停止供给材料气体，并且将基板2保持在TA的温度。此时，建立T

5. 发明专利

JP2014041945A Method for manufacturing silicon carbide semiconductor device 有权
标题翻译：制造碳化硅半导体器件的方法
公开(公告)号：JP2014041945A
公开(公告)日：2014-03-06
申请号：JP2012183931
申请日：2012-08-23
申请人： Sumitomo Electric Ind Ltd , 住友電気工業株式会社
发明人： MASUDA TAKEYOSHI , SAITO TAKESHI , HIRATSUKA KENJI
IPC分类号： H01L29/78 , H01L21/3065 , H01L21/336 , H01L29/12
CPC分类号： H01L29/66666 , H01L21/0206 , H01L21/3065 , H01L21/3086 , H01L29/045 , H01L29/1608 , H01L29/4236 , H01L29/518 , H01L29/66068 , H01L29/7813
摘要： PROBLEM TO BE SOLVED: To suppress deterioration in withstand voltage caused due to surface roughness within a trench.SOLUTION: A silicon carbide substrate having a main surface MS coated with a silicon dioxide layer 40 is prepared. An opening OP is formed in the silicon dioxide layer 40 by etching. At the opening OP, residue RS of etching exists on the silicon carbide substrate. The residue RS is removed by plasma etching in which only inert gas is introduced. After the residue RS has been removed, reactive gas is supplied under a heated condition to the silicon carbide substrate coated with a mask layer 40 including the opening OP formed therein, and thereby a trench is formed in the main surface MS of the silicon carbide substrate.
摘要翻译：要解决的问题：抑制由沟槽内的表面粗糙度引起的耐电压劣化。解决方案：制备具有涂覆有二氧化硅层40的主表面MS的碳化硅衬底。通过蚀刻在二氧化硅层40中形成开口OP。在开口OP处，蚀刻残渣RS存在于碳化硅衬底上。通过等离子体蚀刻除去残留物RS，其中仅引入惰性气体。在残留物RS被除去之后，将反应性气体在加热条件下供给到涂覆有形成在其中的开口OP的掩模层40的碳化硅衬底，从而在碳化硅衬底的主表面MS中形成沟槽。

6. 发明专利

JP2013149749A Method for manufacturing semiconductor optical element 有权
标题翻译：制造半导体光学元件的方法
公开(公告)号：JP2013149749A
公开(公告)日：2013-08-01
申请号：JP2012008298
申请日：2012-01-18
申请人： Sumitomo Electric Ind Ltd , 住友電気工業株式会社
发明人： HIRATSUKA KENJI
IPC分类号： H01S5/026 , G02B6/122 , G02B6/13 , G02F1/025 , H01S5/223
CPC分类号： H01L21/308 , G02B6/12004 , G02B6/136 , G02B2006/12107 , G02B2006/12121 , G02B2006/12142 , G02F1/025 , G02F1/2257 , G02F2201/063
摘要： PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor optical element capable of forming a structure in which two optical waveguides different from each other are connected without being affected by displacement of an etching mask.SOLUTION: A method for manufacturing a semiconductor optical element comprises: an epitaxial growth step S01 of causing a growth of a semiconductor laminate on a substrate; a first mask forming step S02 of forming a first mask on the semiconductor laminate; a first etching step S03 of forming a semiconductor stripe using the first mask; a second mask forming step S04 of forming a second mask; and a second etching step S05 of forming a mesa structure using the first and second masks. A first opening of the second mask has an opening edge at a distance from both side faces of a first semiconductor stripe of the semiconductor stripe. The opening edge is located on a semiconductor laminate region not covered by the first mask. A second semiconductor stripe of the semiconductor stripe has a ridge structure. The height of the mesa structure is higher than that of the ridge structure.
摘要翻译：要解决的问题：提供一种能够形成彼此不同的两个光波导的结构的半导体光学元件的制造方法，而不受蚀刻掩模的位移的影响。解决方案：一种半导体光学器件的制造方法元件包括：使半导体层叠体在衬底上生长的外延生长步骤S01; 在半导体层叠体上形成第一掩模的第一掩模形成步骤SO2; 使用第一掩模形成半导体条纹的第一蚀刻步骤S03; 形成第二掩模的第二掩模形成步骤S04; 以及使用第一和第二掩模形成台面结构的第二蚀刻步骤S05。第二掩模的第一开口具有与半导体条的第一半导体条的两个侧面相距一定距离的开口边缘。开口边缘位于未被第一掩模覆盖的半导体层叠区域上。半导体条纹的第二半导体条纹具有脊状结构。台面结构的高度高于山脊结构的高度。

7. 发明专利

JP2012248812A Manufacturing method of semiconductor optical integrated element 审中-公开
标题翻译：半导体光学集成元件的制造方法
公开(公告)号：JP2012248812A
公开(公告)日：2012-12-13
申请号：JP2011121863
申请日：2011-05-31
申请人： Sumitomo Electric Ind Ltd , 住友電気工業株式会社
发明人： YONEDA MASAHIRO , KOBAYASHI HIROHIKO , KOYAMA KENJI , YANAGISAWA MASATERU , HIRATSUKA KENJI
IPC分类号： H01S5/026
CPC分类号： H01S5/02272 , B82Y20/00 , H01S5/0201 , H01S5/0202 , H01S5/02264 , H01S5/0265 , H01S5/028 , H01S5/0425 , H01S5/2224 , H01S5/2275 , H01S5/34306 , H01S2301/176
摘要： PROBLEM TO BE SOLVED: To fix a semiconductor optical integrated element stably while preventing a film material from reaching on a bonding pad, when forming a film on the end face of the semiconductor optical integrated element having two bonding pads of different height.SOLUTION: The manufacturing method of a semiconductor optical integrated element 10 where the height Hof a bonding pad 42 is lower than the Hof a bonding pad 62 comprises: a step for forming a plurality of rod-like semiconductor optical integrated element arrays 70 by cutting a wafer on which a plurality of semiconductor optical integrated elements are formed; a step for fixing the plurality of semiconductor optical integrated element arrays 70 and a plurality of spacers 80 while laminating alternately in the thickness direction of the wafer; and a step for forming reflection films 44 and 64 on both end faces of the semiconductor optical integrated element array 70. Each movable part 81 of the plurality of spacers 80 is projecting toward the bonding pad 42, and is displaceable in the projection direction.
摘要翻译：要解决的问题：为了在防止膜材料到达焊盘的同时稳定地固定半导体光学集成元件，当在具有两个不同高度的焊盘的半导体光学集成元件的端面上形成膜时。解决方案：接合焊盘42的高度H 1 的半导体光学集成元件10的制造方法低于H 接合焊盘62的2 包括：通过切割其上形成有多个半导体光学集成元件的晶片形成多个棒状半导体光学集成元件阵列70的步骤; 在晶片的厚度方向上交替地层叠多个半导体光集成元件阵列70和多个间隔件80的步骤; 以及用于在半导体光集成元件阵列70的两个端面上形成反射膜44和64的步骤。多个间隔件80的每个可移动部分81朝着焊盘42突出，并且可沿投影方向移位。版权所有（C）2013，JPO＆INPIT

8. 发明专利

JP2009004451A Semiconductor optical element and manufacturing method thereof 审中-公开
标题翻译：半导体光学元件及其制造方法
公开(公告)号：JP2009004451A
公开(公告)日：2009-01-08
申请号：JP2007161725
申请日：2007-06-19
申请人： Sumitomo Electric Ind Ltd , 住友電気工業株式会社
发明人： TAKAHASHI MITSUO , KUMAGAI AKIKO , HIRATSUKA KENJI
IPC分类号： H01S5/227
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor optical element having diffusion of Zn into an active layer suppressed, and to provide a manufacturing method thereof.
SOLUTION: The semiconductor optical element 1A includes: a substrate 10; a semiconductor mesa portion 2M formed on the substrate 10 and having the active layer 30, a Zn-doped p-type clad layer 40a, and an n-type clad layer 20; and a semiconductor buried layer 70 burying the semiconductor mesa portion 2M, wherein a diffusion prevention layer 42 containing Si impurities is interposed between the active layer 30 and p-type clad layer 40a of the semiconductor mesa portion 2M. In this semiconductor optical element 1A, the diffusion prevention layer 42 containing the Si impurities is interposed between the active layer 30 and p-type clad layer 40a of the semiconductor mesa portion 2M, and traps Zn diffused from the p-type clad layer 40a to the active layer 30. Therefore, the diffusion prevention layer 42 effectively suppresses diffusion of Zn into the active layer 30 in the semiconductor optical element 1A.
COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：提供一种抑制Zn的扩散到有源层的半导体光学元件，并提供其制造方法。解决方案：半导体光学元件1A包括：基板10; 形成在基板10上并具有有源层30的半导体台面部分2M，Zn掺杂的p型覆盖层40a和n型覆盖层20; 以及埋入半导体台面部分2M的半导体掩埋层70，其中包含Si杂质的扩散防止层42介于半导体台面部分2M的有源层30和p型覆盖层40a之间。在该半导体光学元件1A中，含有Si杂质的扩散防止层42介于半导体台面部分2M的有源层30和p型覆盖层40a之间，并且将从p型覆盖层40a扩散的Zn 有源层30.因此，扩散防止层42有效地抑制Zn向半导体光学元件1A中的有源层30的扩散。版权所有（C）2009，JPO＆INPIT

9. 发明专利

JP2007042759A Method of manufacturing semiconductor light emitting device 有权
标题翻译：制造半导体发光器件的方法
公开(公告)号：JP2007042759A
公开(公告)日：2007-02-15
申请号：JP2005223317
申请日：2005-08-01
申请人： Sumitomo Electric Ind Ltd , 住友電気工業株式会社
发明人： HIRATSUKA KENJI
IPC分类号： H01S5/12
摘要： PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor light emitting device by which a variance in shape of grating due to etching can be reduced without using a GaAs thermal deformation preventive layer and thermal deformation of the grating can be suppressed.
SOLUTION: A first InP semiconductor layer 19, a GaInAsP semiconductor layer 21, and a second InP semiconductor layer 23, are etched using a mask 29, so as to form a semiconductor area 33 having a concave 33a and a convex 33b. The semiconductor area 33 is heated to result in mass transport of an InP semiconductor, so as to form an InP 37 on the side wall 21b of a first semiconductor layer 21a. An InP semiconductor layer is grown to embed the concave 33a and the convex 33b of the semiconductor area 33.
COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：解决的问题：提供一种制造半导体发光器件的方法，通过该方法可以在不使用GaAs热变形防止层的情况下降低由于蚀刻导致的光栅形状的变化，并且可以抑制光栅的热变形。解决方案：使用掩模29蚀刻第一InP半导体层19，GaInAsP半导体层21和第二InP半导体层23，以形成具有凹部33a和凸部33b的半导体区域33。半导体区域33被加热以导致InP半导体的质量传输，从而在第一半导体层21a的侧壁21b上形成InP 37。生长InP半导体层以嵌入半导体区域33的凹部33a和凸部33b。版权所有：（C）2007，JPO＆INPIT

10. 发明专利

JP2014209505A 炭化珪素半導体装置の製造方法および炭化珪素半導体装置有权
标题翻译：制造碳化硅半导体器件的方法和碳化硅半导体器件
公开(公告)号：JP2014209505A
公开(公告)日：2014-11-06
申请号：JP2013085734
申请日：2013-04-16
申请人：住友電気工業株式会社 , Sumitomo Electric Ind Ltd
发明人： HIRATSUKA KENJI , SAITO TAKESHI , MASUDA TAKEYOSHI
IPC分类号： H01L29/78 , H01L21/306 , H01L21/336 , H01L29/12
CPC分类号： H01L29/1608 , H01L21/02236 , H01L21/02238 , H01L21/02255 , H01L21/0273 , H01L21/0475 , H01L21/049 , H01L21/3065 , H01L21/3081 , H01L21/31111 , H01L21/31144 , H01L21/32 , H01L29/045 , H01L29/0847 , H01L29/1029 , H01L29/4236 , H01L29/42368 , H01L29/66068 , H01L29/7397 , H01L29/7813 , H01L29/7827
摘要：【課題】絶縁破壊を防止しつつオン抵抗を小さくする。【解決手段】炭化珪素基板100は第1〜第3の半導体層121〜123を有する。第1および第3の半導層は第1の導電型を有し、第2の半導体層は第2の導電型を有する。トレンチTRは、第1の半導体層121からなる底面BTと、第1〜第3の半導体層121〜123のそれぞれからなる第1〜第3の側面SW1〜SW3とを有する。トレンチTR上には底部201Bおよび側壁部201Sを有するゲート絶縁膜201が設けられている。底部201Bは最小厚さd0を有する。側壁部201Sのうち第2の側面SW2上の部分は最小厚さd1を有する。側壁部201Sのうち第1の側面SW1上で底部201Bにつながる部分は厚さd2を有する。d2>d1かつd2>d0が満たされている。【選択図】図3
摘要翻译：要解决的问题：在防止电介质击穿的同时降低导通电阻。解决方案：碳化硅衬底100具有第一至第三半导体层121-123。第一和第三半导体层具有第一导电类型，第二半导体层具有第二导电类型。沟槽TR具有由第一半导体层121和分别由第一至第三半导体层121-123组成的第一至第三侧面SW1-SW3构成的底面BT。具有底部201B和侧壁部201S的栅极绝缘膜201设置在沟槽TR上。底部201B具有最小厚度d。侧壁部201S的第二侧面SW2上的部分具有最小厚度d。与侧壁部201S的底部201B连接的第一侧面SW1上的部分具有厚度d。 d> d> d的关系不敢满足。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式