会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 4. 发明公开
      EP2889774A1 Universal error-correction circuit with fault-tolerant nature, and decoder and triple modular redundancy circuit that apply it 有权
    • Universal error-correction circuit with fault-tolerant nature, and decoder and triple modular redundancy circuit that apply it
    • 与容错性质和解码器和三模冗余电路，用于使用它们的通用误差校正电路
    • EP2889774A1
    • 2015-07-01
    • EP14198903.8
    • 2014-12-18
    • Huawei Technologies Co., Ltd.
    • Tang, Yangyang , Zhang, Chen-xiong
    • G06F11/18 , H03K19/23
    • H04L49/557 , G06F11/187 , H03K19/23 , H03M13/1105 , H03M13/27 , H03M13/43 , H03M13/6508
    • The present invention provides a universal error-correction circuit with fault-tolerant nature, and a decoder and a triple modular redundancy circuit that apply it, where the universal error-correction circuit with fault-tolerant nature includes: an error-correction unit with fault-tolerant nature implemented by a logic gate, where digital input signals of the error-correction unit with fault-tolerant nature are separately I 0 , I 1 ..., I 2 k -1 , and I 2 k , digital output signals of the error-correction unit with fault-tolerant nature are separately O 0 , O 1 ..., O k -2 , and O k -1 , and the digital input signals and the digital output signals belong to a set {0,1}, where k is a positive integer. The error-correction unit with fault-tolerant nature is configured to: when k=1, set O 0 = I 0 if I 0 = I 1 , and O 0 = I 2 otherwise; and when k>1, set O k -1 = I 2 k -1 if O k -2 =I 2 k -1 , and O k- 1 = I 2 k otherwise. Because a logical relationship between input and output is uniquely certain, the error-correction circuit with fault-tolerant nature may be implemented only by a logic gate. There may be a plurality of specific implementation manners, as long as input and output meet the uniquely certain logical relationship of the present invention. Therefore, the error-correction circuit with fault-tolerant nature provided by the present invention is provided with general commonality.
    • 本发明提供了具有容错性质的通用误差校正电路，和其中具有容错性质通用纠错电路包括一译码器和一个三模冗余电路并应用它，：具有故障纠错单元 -tolerant性质通过的逻辑门，其中具有容错性质纠错单元的数字输入信号是单独I 0实现，I 1，...，I 2 K-1，和I 2 K，数字输出的信号 与容错性质纠错单元分别为O 0，O- 1，...，O-ķ-2，和O K -1，和所述数字输入信号与数字输出信号属于一组{0,1 }，其中k是正整数。 与容错性质纠错单元被配置为：当k = 1时，设置O 0 = I 0，如果I 0 = I 1和O 0 = I 2否则; 和当k> 1，O-设定K -1 = I 2 K -1如果可ķ-2 = I 2 K -1，和O = I K-1 2 k否则。 因为输入和输出之间的逻辑关系是唯一确定的，与容错性质纠错电路可以仅通过一个逻辑门实现。 有可能是具体实施方式的复数，只要输入和输出符合本发明的某些独特的逻辑关系。 因此，利用由本发明提供容错性质纠错电路被提供有一般的通用性。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号