专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

EP1576651A2 A MODULAR BIPOLAR-CMOS-DMOS ANALOG INTEGRATED CIRCUIT AND POWER TRANSISTOR TECHNOLOGY 审中-公开
标题翻译：模块化整体双极化CMOS-DMOS-ANALOGSCHALTUNG UND LEISTUNGSTRANSISTERTECHNOLOGIE
公开(公告)号：EP1576651A2
公开(公告)日：2005-09-21
申请号：EP03759404.1
申请日：2003-09-19
申请人： Advanced Analogic Technologies, Inc.
发明人： WILLIAMS, Richard, K. , CORNELL, Michael, E. , CHAN, Wai, Tien
IPC分类号： H01L21/00
CPC分类号： H01L29/7816 , H01L21/26513 , H01L21/2652 , H01L21/74 , H01L21/743 , H01L21/76216 , H01L21/76218 , H01L21/82285 , H01L21/823481 , H01L21/823493 , H01L21/823878 , H01L21/823892 , H01L21/8249 , H01L27/0623 , H01L27/0922 , H01L29/4232 , H01L29/4238 , H01L29/66272 , H01L29/7322 , H01L29/7809 , H01L29/7813 , H01L29/7835
摘要： A family of semiconductor devices is formed in a substrate that contains no epitaxial layer. In one embodiment the family includes a 5V CMOS pair, a 12V CMOS pair, a 5V NPN, a 5V PNP, several forms of a lateral trench MOSFET, and a 30V lateral N-channel DMOS. Each of the devices is extremely compact, both laterally and vertically, and can be fully isolated from all other devices in the substrate.
摘要翻译：一种半导体器件，形成在第一导电类型的半导体衬底中，所述衬底不包括外延层，所述族包括沟槽门控MOSFET，所述沟槽门控MOSFET包括：形成在所述第一导电类型的表面的至少四个沟槽衬底，导电栅极材料设置在每个所述沟槽中，每个沟槽中的所述栅极材料通过电介质层与所述半导体衬底分离，第一沟槽通过第一台面与第二沟槽分离，所述第二沟槽被分离从第三沟槽通过第二台面，并且所述第三沟槽与第四沟槽分离第三台面; 所述第二台面包括：与所述衬底的表面相邻并且完全延伸穿过所述第二台面的所述第一导电类型相反的第二导电类型的源极区域，所述源极区域具有所述第二导电类型的第一掺杂浓度; 所述第一导电类型的身体区域与所述源极区域相邻并且完全延伸穿过所述第二台面; 以及与所述体区相邻并且完全延伸穿过所述第二台面的高电压漂移区，所述高电压漂移区具有所述第二导电类型的第二掺杂浓度; 所述第一和第三台面中的每一个包括：所述第二导电体的漏极区域邻近所述衬底的表面并且分别延伸穿过所述第一和第三台面，所述漏极区域具有所述第二导电类型的第三掺杂浓度; 以及与所述漏极区相邻并且分别延伸穿过所述第一和第三台面的所述第二导电类型的阱，所述阱具有所述第二导电类型的第四掺杂浓度; 和所述第二导电类型的第一层，所述第一层邻接所述第一和第二沟槽和所述高电压漂移区域中的每一个的底部; 所述第二导电类型的第二层，所述第二层邻接所述第三和第四沟槽和所述高电压漂移区域中的每一个的底部，所述第一层与所述第二层间隔开; 其中所述第一掺杂浓度大于所述第二掺杂浓度，并且所述第三掺杂浓度大于所述第四掺杂浓度。

2. 发明公开

EP0637074A3 Method of forming active and isolation areas with split active patterning 失效
标题翻译：一种用于通过分离像生产活性和隔离区的过程。
公开(公告)号：EP0637074A3
公开(公告)日：1995-06-21
申请号：EP94305556.6
申请日：1994-07-27
申请人： SGS-THOMSON MICROELECTRONICS, INC.
发明人： Li, Jia
IPC分类号： H01L21/82
CPC分类号： H01L21/76218 , H01L21/76202 , H01L27/092
摘要： A process for forming isolation and active regions, wherein the patterning of an oxidation-barrier active stack is performed separately in the PMOS and NMOS regions. After the active stack is in place, two masking steps are used: one exposes the isolation areas on the NMOS side, for stack etch, channel-stop implant, and silicon recess etch (optional). The other masking step is exactly complementary, and performs the analogous operations on the PMOS side. After these two steps are performed (in either order), an additional nitride layer can optionally be deposited and etched to cover the sidewall of the active stack. Field oxide is then formed, and processing then proceeds in conventional fashion.

3. 发明公开

EP0357346A3 CMOS integrated circuit having improved isolation 失效
标题翻译：具有改进隔离的CMOS集成电路
公开(公告)号：EP0357346A3
公开(公告)日：1991-09-25
申请号：EP89308621.5
申请日：1989-08-24
申请人： AT&T Corp.
发明人： Chen, Min-Liang , Cochran, William T. , Leung, Chung Wai
IPC分类号： H01L21/76 , H01L21/82
CPC分类号： H01L21/823878 , H01L21/76218 , H01L27/0928
摘要： A p-type tub in a CMOS integrated circuit is isolated from the adjacent n-type tub by means of a field oxide (65) having a p-type channel stop region (66) formed by a boron ion implant. The depth of the ion implant is selected so that the peak of the boron concentration is located immediately under the field oxide region that is subsequently grown. In addition, the implant is allowed to penetrate into the active device regions, producing a retrograde boron concentration in the n-channel region. This technique simultaneously improves device isolation and n-channel transistor punch-through characteristics, allowing the extension of CMOS technology to sub-micron device geometries.

4. 发明授权

EP0230824B1 Procédé de fabrication d'un caisson et éventuellement de zones d'isolation électriques d'un circuit intégré, notamment de type MOS 失效
标题翻译：用于集成电路的良好和可能的电气绝缘区的制造方法，特别是MOS类型
公开(公告)号：EP0230824B1
公开(公告)日：1990-05-23
申请号：EP86402846.9
申请日：1986-12-17
申请人： Bois, Daniel
发明人： Bois, Daniel
IPC分类号： H01L21/82 , H01L21/76
CPC分类号： H01L21/76218 , H01L21/033 , H01L21/76213 , H01L21/823878

5. 发明公开

EP0273702A2 Radiation hardening techniques for metal-oxide silicon devices 失效
标题翻译：技术人员Metall-Oxid-Silizium Bauelemente gegen Strahlungenabzuhärten。
公开(公告)号：EP0273702A2
公开(公告)日：1988-07-06
申请号：EP87311350.0
申请日：1987-12-23
申请人： GENERAL ELECTRIC COMPANY
发明人： Wei, Ching-Yeu , Woodbury, Henry Hugh
IPC分类号： H01L27/10 , H01L27/08 , H01L21/76 , H01L21/54
CPC分类号： H01L21/823878 , H01L21/266 , H01L21/76218 , H01L27/0927
摘要： Techniques for improving the radiation hardness of CMOS VLSI devices manufactured using a standard commercial process are disclosed. The techniques include a boron bird's beak implant after a field oxide is grown by the LOCOS process. The radiation hardness of the devices is further enhanced by a bird's beak etch to form a self-aligned guard ring.
摘要翻译：公开了用于提高使用标准商业方法制造的CMOS VLSI器件的辐射硬度的技术。这些技术包括通过LOCOS工艺生长场氧化物后的硼鸟喙植入物。通过鸟嘴刻蚀来进一步增强器件的辐射硬度，以形成自对准保护环。

6. 发明公开

EP0230824A1 Procédé de fabrication d'un caisson et éventuellement de zones d'isolation électriques d'un circuit intégré, notamment de type MOS 失效
标题翻译：一种用于制造桶和用于集成电路的任何电隔离区，特别是MOS型的过程。
公开(公告)号：EP0230824A1
公开(公告)日：1987-08-05
申请号：EP86402846.9
申请日：1986-12-17
申请人： Bois, Daniel
发明人： Bois, Daniel
IPC分类号： H01L21/82 , H01L21/76
CPC分类号： H01L21/76218 , H01L21/033 , H01L21/76213 , H01L21/823878
摘要： Procédé de fabrication d'un caisson et éventuellement de zones d'isolation électriques d'un circuit intégré, notamment de type MOS.
Ce procédé consiste à déposer une couche d'isolant (46) sur un substrat (42) semi-conducteur, à graver cette couche afin de ne garder de l'isolant qu'au-dessus de la zone (49) du substrat dans laquelle on va réaliser un composant actif, à réaliser un masque de résine (50) comportant une ouverture (51) définissant les dimensions du caisson n (58), située en regard de l'isolant gravé, à implanter des ions de phosphore dans ladite zone (49) et dans des régions (54, 56) du substrat non recouvertes de résine et d'isolant, modifiant localement la conductivité du substrat, à graver partiellement lesdites régions, à éliminer le masque, à recuire le substrat implanté pour faire diffuser les ions dans ledit substrat et former le caisson, à oxyder les régions du substrat non recouvertes d'isolant pour former les zones d'isolation (60, 62), et éliminer l'isolant.
摘要翻译： 1，一种制造井具有第一导电性的半导体衬底的具有第二型导电性的类型（42）的方法，此福祉旨在接收在形成的集成电路中的至少一种活性组分所说基片，此方法包括以下连续阶段：由第一材料（46）在整个基片（42）的层（1）沉积，（2）该层的第一材料（46）的蚀刻，以便保持一些第一材料只以上，其中所述活性组分是将要形成的基板的区域（49），（3）形成的掩模（50）由第二材料制成，其可以相对于被选择性地蚀刻到下层材料的包括开口（51）的，定义的阱（58）的尺寸被制成，该开口（51）位于剩余的第一材料（46）相对，并且在所述第一材料的任一侧突出，（4）注入的第一个孩子离子simultaneo usly在基板的所述区域（49）和在区域（54，56）相邻的所述区域，而不是基片由剩余的第一材料（46）和第二材料（50）掩蔽，局部地反转的电导率的允许移除包括位于围绕所述区域（49）的第一种离子的衬底的区域的基板的基板（5）的所述区域的部分蚀刻（54，56），（6）的离子注入的第二个孩子，允许衬底的导电性的类型被改变，并且其在基板上的渗透小于所述第一子的离子，在基板的所述区域（54，56）（7 第二材料（50的掩模的）消除）（8）所植入的衬底的退火，以便使所述离子的扩散在所述基底和形成阱（58），和（9）消除剩余的第一材料的（46）。

7. 发明公开

EP1085574A2 Semiconductor device and method of producing the same 有权
标题翻译： Herstellungsverfahrenfürein Halbleiter-Bauelement
公开(公告)号：EP1085574A2
公开(公告)日：2001-03-21
申请号：EP00120304.1
申请日：2000-09-15
申请人： SONY CORPORATION
发明人： Mori, Hideki
IPC分类号： H01L27/092 , H01L21/8238
CPC分类号： H01L29/7832 , H01L21/76218 , H01L21/823878 , H01L27/0921
摘要： A semiconductor device comprising a high withstand voltage MOS transistor of an offset drain/offset source structure easing a high electric field generated between a channel and a parasitic channel stopper in an operating state and preventing changes of a threshold voltage V th , on-resistance R on , or other characteristics, said device characterized in that a parasitic channel stopper layer containing an impurity is formed with a concentration gradient wherein the impurity concentration decreases along with approaching a channel region and a method of producing the same.
摘要翻译：一种半导体器件，包括偏移漏极/偏移源结构的高耐压MOS晶体管，其在工作状态下缓和在通道和寄生通道阻挡器之间产生的高电场，并且防止阈值电压Vth，导通电阻Ron，或其他特征，所述装置的特征在于，形成含有杂质的寄生沟道阻挡层，其浓度梯度是随着杂质浓度随着接近沟道区而降低的方式及其制造方法。

8. 发明授权

EP0545082B1 Process for manufacturing MOS-type integrated circuits comprising LOCOS isolation regions 失效
标题翻译：一种用于生产所述LOCOS型隔离区的方法为MOS型的集成电路
公开(公告)号：EP0545082B1
公开(公告)日：2000-09-27
申请号：EP92118785.2
申请日：1992-11-02
申请人： STMicroelectronics S.r.l.
发明人： Cereda, Manlio Sergio , Ginami, Giancarlo , Laurin, Enrico , Ravaglia, Andrea
IPC分类号： H01L21/76 , H01L21/82
CPC分类号： H01L27/11526 , H01L21/76216 , H01L21/76218 , H01L21/823878 , H01L27/11546

9. 发明公开

EP0545082A2 Process for manufacturing MOS-type integrated circuits comprising LOCOS isolation regions 失效
标题翻译： Verfahren zur Herstellung Isolationszonen des LOCOS-类型fürintegrierte Schaltungen vom MOS-Typ。
公开(公告)号：EP0545082A2
公开(公告)日：1993-06-09
申请号：EP92118785.2
申请日：1992-11-02
申请人： SGS-THOMSON MICROELECTRONICS S.r.l.
发明人： Cereda, Manlio Sergio , Ginami, Giancarlo , Laurin, Enrico , Ravaglia, Andrea
IPC分类号： H01L21/76 , H01L21/82
CPC分类号： H01L27/11526 , H01L21/76216 , H01L21/76218 , H01L21/823878 , H01L27/11546
摘要： A process for producing integrated circuits comprising the steps of: selectively growing field insulating regions (10) of insulating material extending partly inside a substrate (1) having a given type of conductivity (P); depositing a polycrystalline silicon layer (14) on the substrate; shaping the polycrystalline silicon layer through a mask (20); and selectively implanting (21) ions of the same conductivity type (P) as the substrate (1) using the shaping mask (20) and through the field insulating regions (10), the implanted ions penetrating inside the substrate (1) having the given type of conductivity (P), for forming channel stopper regions (8') beneath the field insulating regions.
摘要翻译：一种用于制造集成电路的方法，包括以下步骤：选择性地生长绝缘材料的场绝缘区域（10），其部分地在具有给定类型导电性（P）的衬底（1）内延伸; 在衬底上沉积多晶硅层（14）; 通过掩模（20）对所述多晶硅层进行成形; 以及使用成形掩模（20）和通过场绝缘区域（10）选择性地注入与衬底（1）相同的导电类型（P）的（21）离子，所述注入的离子穿透在具有给定类型的导电率（P），用于在场绝缘区域下形成沟道阻挡区域（8'）。

10. 发明授权

EP0178440B1 Process of making dual well CMOS semiconductor structure 失效
标题翻译：制造双芯CMOS半导体结构的工艺
公开(公告)号：EP0178440B1
公开(公告)日：1991-11-27
申请号：EP85111088.2
申请日：1985-09-03
申请人： International Business Machines Corporation
发明人： Kinney, Wayne Irving , Koburger, Charles William , Lasky, Jerome Brett , Nesbit, Larry Alan , White, Francis Roger , Troutman, Ronald Roy
IPC分类号： H01L21/82 , H01L21/76 , H01L27/092 , H01L29/06 , H01L21/00
CPC分类号： H01L21/76218 , H01L21/033 , H01L21/823892 , H01L27/0928 , H01L29/0638 , Y10S148/043 , Y10S148/053 , Y10S148/10 , Y10S148/157

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式