专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

EP3249468A1 PROCÉDÉ DE RÉALISATION DE MOTIFS 有权
标题翻译：实现模式的方法
公开(公告)号：EP3249468A1
公开(公告)日：2017-11-29
申请号：EP17172346.3
申请日：2017-05-23
申请人： Commissariat à l'Energie Atomique et aux Energies Alternatives
发明人： POSSEME, Nicolas , LANDIS, Stefan , NOURI, Lamia
IPC分类号： G03F7/00 , G03F7/20
CPC分类号： H01L21/02694 , G02B3/0012 , G03F7/0005 , H01L21/02304 , H01L21/033 , H01L21/30608 , H01L21/3083 , H01L21/3213
摘要： L'invention concerne notamment un procédé de réalisation de motifs dans une couche à graver (410), à partir d'un empilement comprenant au moins la couche à graver (410) et une couche de masquage (420) surmontant la couche à graver (410), la couche de masquage (420) présentant au moins un motif (421), le procédé comprenant au moins:
a) une étape de modification d'au moins une première zone (411a) de la couche à graver (410) par implantation d'ions (500a) à travers la couche de masquage (420);
b) au moins les étapes suivantes:
b1) une étape de dépôt d'au moins une couche tampon (430a-430n)
b2) une étape de modification d'au moins une autre zone (411b-411 n) de la couche à graver (410), par implantation d'ions jusqu'à une profondeur (e500b-e500n) supérieure à la profondeur (e550a) d'implantation de l'étape précédente de modification ;

c) au moins une étape de retrait de ladite au moins une couche tampon (430a-430n) ;
d) une étape de retrait de la couche de masquage (420) ;
e) une étape de retrait des zones modifiées (411a-411n) sélectivement aux zones non modifiées (412) de la couche à graver (410).
摘要翻译：特别是本发明涉及从包含至少所述层的堆叠的图案的层形成方法将被蚀刻（410）将被蚀刻（410）和覆盖在该层上的掩模层（420）将被蚀刻（ 410），所述掩模层（420）具有至少一个图案（421），所述方法至少包括：a）通过以下步骤修改要蚀刻的层（410a）的至少第一区域（411a）通过掩模层（420）注入离子（500a）; b）至少以下步骤：b1）中沉积至少一个缓冲层的步骤（430A-430N）B2）修改所述层的至少一个其它区域（411B-411 n）的步骤将被蚀刻（410），通过离子注入到大于前一修改步骤的注入深度（e550a）的深度（e500b-e500n）; c）去除所述至少一个缓冲层（430a-430n）的至少一个步骤; d）去除掩模层（420）的步骤; e）选择性地将待修改区域（411a-411n）去除到待蚀刻层（410）的未修改区域（412）的步骤。

2. 发明公开

EP2495754A2 Procede de fabrication d'un circuit integre base sur la formation de lignes et de tranchees 审中-公开
标题翻译：集成电路，其基于线路和沟槽的形成的制造工艺
公开(公告)号：EP2495754A2
公开(公告)日：2012-09-05
申请号：EP12155129.5
申请日：2012-02-13
申请人： STMicroelectronics (Crolles 2) SAS
发明人： Gouraud, Pascal , Le-Gratiet, Bertrand
IPC分类号： H01L21/033 , H01L21/3213
CPC分类号： H01L21/32139 , H01L21/033 , H01L21/0337 , H01L21/28123 , H01L22/12 , H01L22/20
摘要： L'invention concerne un procédé de gravure d'une couche cible, comprenant des étapes consistant à : déposer une couche de masque dur (HM) sur une couche cible (TL) et sur la couche de masque dur, une première couche photosensible, exposer la première couche photosensible au travers d'un premier masque pour transférer des premiers motifs dans la couche photosensible, transférer les premiers motifs dans la couche de masque dur, déposer sur la couche de masque dur gravée une seconde couche photosensible (PR'), exposer la seconde couche photosensible au travers d'un second masque pour transférer des seconds motifs dans la seconde couche photosensible, transférer les seconds motifs dans la couche de masque dur par gravure de cette couche, et transférer les premiers et seconds motifs dans la couche cible au travers du masque dur, les seconds motifs formant des lignes (L1, L2, L3), et les premiers motifs (R1, R2) formant des tranchées coupant les lignes dans le masque dur.
摘要翻译：该方法包括经由第一掩模，以第一转移图案暴露的第一感光层的粒子束。的图案被形成在感光层和通过经由感光层蚀刻掩模层调成硬掩模层（HM）。第二光敏层沉积在掩模层上，并通过第二掩模暴露于射束转移第二图案。所述第二图案被形成在第二层中，并转移到所述掩模层。该图案通过经由掩模层来蚀刻所述目标层转移至目标层（TL）。第一图案形成沟槽（R1，R2）通过线（L1-L3）通过在掩模层中的第二图案形成。

3. 发明公开

EP1182706A3 IGBT process and device 失效
标题翻译： IGBT的方法和装置
公开(公告)号：EP1182706A3
公开(公告)日：2003-10-08
申请号：EP01119438.8
申请日：1992-08-27
申请人： ADVANCED POWER TECHNOLOGY INC.
发明人： Pike, Douglas A., Jr. , Tsang, Dah Wen , Katana, James M. , Sdrulla, Dumitru
IPC分类号： H01L23/29 , H01L21/331 , H01L29/78
CPC分类号： H01L29/7802 , H01L21/033 , H01L21/221 , H01L21/266 , H01L21/3065 , H01L29/0619 , H01L29/1095 , H01L29/408 , H01L29/41741 , H01L29/41766 , H01L29/6634 , H01L29/66545 , H01L29/7396 , H01L29/7455 , H01L29/749 , H01L2924/0002 , H01L2924/00
摘要： A process for making a MOS-type insulated gate controlled power switching device (10) is characterized by selecting a dielectric composition and controlling deposition thereof on the upper surface of a substrate (11) to produce a film (82) that is substantially nonpolarizable under high voltage conditions and forms an effective mobile ion and moisture barrier. The dielectric film (82) may include a first layer of phosphosilicate glass (PSG) with a phosphorous content of less than 4% and a second layer that forms a moisture and mobile ion resistant barrier atop the first layer. A preferred material for the second layer is silicon nitride or oxynitride.

4. 发明公开

EP1300880A2 Verfahren zum photolithographischen Festlegen eines freigelegten Substratbereichs 审中-公开
标题翻译：菲律宾zum photolithographischen Festlegen eines freigelegten Substratbereichs
公开(公告)号：EP1300880A2
公开(公告)日：2003-04-09
申请号：EP02019495.7
申请日：2002-08-30
申请人： Infineon Technologies AG
发明人： Taddiken, Hans
IPC分类号： H01L21/336 , H01L29/78 , H01L21/027
CPC分类号： H01L29/66583 , H01L21/0271 , H01L21/033 , H01L21/28123 , H01L21/31144 , H01L29/42368 , H01L29/66545 , H01L29/66659 , H01L29/7835
摘要： Bei einem Verfahren zum photolithographischen Festlegen eines freigelegten Substratbereichs, der direkt an eine auf dem Substrat (200, 202) angeordnete Struktur (206) angrenzt, wird zunächst eine Maskierungsschicht (216) auf dem Substrat (200, 202) aufgebracht, die bis an die Struktur (206) heranreicht. Anschließend wird eine Photoresistschicht (222) aufgebracht, und eine Kante (224) der Photoresistschicht (222) wird in einer Solllage photolithographisch festgelegt. Die Solllage ist mindestens um eine Justagetoleranz eines Belichtungsverfahrens von einer Kante der Struktur (206) beabstandet, die an einen nicht zu entfernenden Abschnitt der Maskierungsschicht (216) angrenzt, um eine Istlage der Kante (224) der Photoresistschicht (222) zu erhalten, die entweder oberhalb der Struktur (206) oder oberhalb des zu entfernenden Abschnitts der Maskierungsschicht (216) liegt. Abschließend wird die Maskierungsschicht (216) unter Verwendung der strukturierten Photoresistschicht (222) geätzt, um die Maskierungsschicht (216) bis zu der Struktur (206) zu entfernen.
摘要翻译：用于光刻地确定位于衬底上的结构（206）旁边的暴露的衬底区域的工艺包括在衬底上施加掩模层（216）; 施加光致抗蚀剂层（222）; 在理论位置光刻地确定光致抗蚀剂层的边缘（224）; 并使用结构化光致抗蚀剂层蚀刻掩模层以除去掩模层直到该结构。优选特征：第一步骤具有将掩模层施加在基板的表面上，在掩模层中形成凹部并用材料填充凹部以形成结构的部分步骤。

5. 发明公开

EP1182706A2 IGBT process and device 失效
标题翻译： IGBT Verfahren und Bauelement
公开(公告)号：EP1182706A2
公开(公告)日：2002-02-27
申请号：EP01119438.8
申请日：1992-08-27
申请人： ADVANCED POWER TECHNOLOGY INC.
发明人： Pike, Douglas A., Jr. , Tsang, Dah Wen , Katana, James M. , Sdrulla, Dumitru
IPC分类号： H01L29/06 , H01L23/29 , H01L21/316 , C23C16/455 , H01L21/331 , H01L21/336 , H01L21/332 , H01L29/739 , H01L29/78 , H01L29/745 , H01L29/749
CPC分类号： H01L29/7802 , H01L21/033 , H01L21/221 , H01L21/266 , H01L21/3065 , H01L29/0619 , H01L29/1095 , H01L29/408 , H01L29/41741 , H01L29/41766 , H01L29/6634 , H01L29/66545 , H01L29/7396 , H01L29/7455 , H01L29/749 , H01L2924/0002 , H01L2924/00
摘要： A process for making a MOS-type insulated gate controlled power switching device (10) is characterized by selecting a dielectric composition and controlling deposition thereof on the upper surface of a substrate (11) to produce a film (82) that is substantially nonpolarizable under high voltage conditions and forms an effective mobile ion and moisture barrier. The dielectric film (82) may include a first layer of phosphosilicate glass (PSG) with a phosphorous content of less than 4% and a second layer that forms a moisture and mobile ion resistant barrier atop the first layer. A preferred material for the second layer is silicon nitride or oxynitride.
摘要翻译：制造MOS型绝缘栅控制功率开关器件（10）的工艺的特征在于选择电介质组成并控制其在衬底（11）的上表面上的沉积，以产生基本上不可极化的膜（82）高电压条件，形成有效的移动离子和防潮层。电介质膜（82）可以包括磷含量小于4％的磷硅酸盐玻璃（PSG）第一层和在第一层顶上形成水分和移动离子电阻屏障的第二层。用于第二层的优选材料是氮化硅或氧氮化物。

6. 发明公开

EP0909988A1 Photolithographic processing method 失效
标题翻译：光刻处理方法
公开(公告)号：EP0909988A1
公开(公告)日：1999-04-21
申请号：EP98124753.9
申请日：1991-09-25
申请人： CANON KABUSHIKI KAISHA
发明人： Komatsu, Toshiyuki , Sato, Yasue , Kawate, Shin-Ichi
IPC分类号： G03F7/004 , H01L21/311
CPC分类号： H01L21/02071 , C23C16/047 , G03F1/68 , G03F7/00 , G03F7/0035 , G03F7/0042 , G03F7/2002 , G03F7/201 , G03F7/2022 , G03F7/2043 , G03F7/2053 , G03F7/265 , G03F7/36 , G03F7/38 , G03F7/7005 , G03F7/70841 , G03F7/70866 , G03F7/70875 , G03F7/70991 , H01L21/033 , H01L21/0332 , H01L21/0337 , H01L21/28556 , H01L21/28562 , H01L21/3086 , H01L21/31116 , H01L21/31144 , H01L21/31662 , H01L21/31683 , H01L21/32 , H01L21/321 , H01L21/32139
摘要： The present invention provides a processing method which comprises a first step of depositing on a substrate (271) a film to be etched (272); a second step of subjecting the film to be etched, to selective irradiation with light to form a protective film having a partially modified surface (273); and a third step of subjecting said film to be etched, to dry etching using said protective film as an etching mask. Said first step and said second step are continuously carried out plural times to respectively deposit on said substrate said film to be etched and said protective film in plurality (274,275,276,277), and thereafter said third step is carried out.
摘要翻译：本发明提供了一种处理方法，包括：第一步，在衬底（271）上沉积待蚀刻的膜（272）; 对所述膜进行蚀刻的第二步骤，用光进行选择性照射以形成具有部分改性表面的保护膜（273）; 以及使用所述保护膜作为蚀刻掩模对所述膜进行蚀刻以进行干法蚀刻的第三步骤。所述第一步骤和所述第二步骤连续进行多次，以分别将所述待蚀刻膜和所述多个保护膜（274,275,276,277）沉积在所述衬底上，然后执行所述第三步骤。

7. 发明公开

EP0908781A3 Photolithographic processing method and apparatus 失效
标题翻译：空值
公开(公告)号：EP0908781A3
公开(公告)日：1999-04-21
申请号：EP98124751.3
申请日：1991-09-25
申请人： CANON KABUSHIKI KAISHA
发明人： Komatsu, Toshiyuki , Sato, Yasue , Kawate, Shin-Ichi
IPC分类号： G03F7/004 , H01L21/308 , C23C16/04
CPC分类号： H01L21/02071 , C23C16/047 , G03F1/68 , G03F7/00 , G03F7/0035 , G03F7/0042 , G03F7/2002 , G03F7/201 , G03F7/2022 , G03F7/2043 , G03F7/2053 , G03F7/265 , G03F7/36 , G03F7/38 , G03F7/7005 , G03F7/70841 , G03F7/70866 , G03F7/70875 , G03F7/70991 , H01L21/033 , H01L21/0332 , H01L21/0337 , H01L21/28556 , H01L21/28562 , H01L21/3086 , H01L21/31116 , H01L21/31144 , H01L21/31662 , H01L21/31683 , H01L21/32 , H01L21/321 , H01L21/32139
摘要： The present invention provides a processing method comprising subjecting the surface of a substrate (803) to selective irradiation with light after the desired circuit pattern in an atmosphere of a modifying gas capable of modifying the surface, while maintaining the temperature (809,812) of said surface of the substrate to a given temperature range within which a pressure of said modifying gas reaches a saturated vapor pressure, to form on said surface of the substrate a surface-modified layer having a pattern structure; and etching the surface-unmodified layer using said surface-modified layer as a protective film. Furthermore, the present invention provides a processing apparatus comprising a light source, a latent image forming chamber (808), and an etching chamber (818); wherein said apparatus further comprises an evacuating means; said latent image forming chamber comprises a modifying gas feeding means (805b), a holder (802b), and an optical system (813,814,815,816); and said etching chamber comprises a holder (802c), and an etching gas feeding means (805d).
摘要翻译：一种处理方法包括：第一步骤，在作为样本的基板上沉积半导体，金属和绝缘体中的任一个的膜; 在第一步骤中沉积的膜的表面经受具有给定能量的光束照射以在表面上产生物理损伤的第二步骤; 在第二步骤中对产生物理损伤的膜表面进行第三步骤的选择性照射以部分地引起光化学反应，使得在膜表面上形成根据期望的器件结构的掩模图案; 以及第四步骤，使用在第三步骤中形成的掩模图案作为屏蔽部件进行光刻。

8. 发明授权

EP0459252B1 Method of forming a thin film pattern with a trapezoidal cross section 失效
标题翻译：制造薄膜图案的方法具有梯形横截面
公开(公告)号：EP0459252B1
公开(公告)日：1996-07-10
申请号：EP91108046.3
申请日：1991-05-17
申请人： KABUSHIKI KAISHA TOSHIBA
发明人： Haraguchi, Hiroshi, c/o Intell. Property Div. , Tsuji, Hitoshi, c/o Intell. Property Div. , Otani, Yasuto, c/o Intell. Property Div. , Kumamaru, Kuniaki, c/o Intell. Property Div.
IPC分类号： H01L21/033 , H01L21/321 , H01L21/027 , G03F7/09
CPC分类号： H01L28/20 , G03F7/2022 , G03F7/38 , H01L21/0274 , H01L21/033 , H01L21/28114 , H01L21/31144 , H01L21/32139

9. 发明授权

EP0313147B1 Manufacturing process for high-frequency transistors 失效
标题翻译：一种用于制造高频晶体管的方法
公开(公告)号：EP0313147B1
公开(公告)日：1996-01-17
申请号：EP88202260.1
申请日：1988-10-11
申请人： SGS-THOMSON MICROELECTRONICS S.r.l.
发明人： Zambrano, Raffaele
IPC分类号： H01L21/76
CPC分类号： H01L21/033 , H01L21/76205 , H01L21/76216 , Y10S148/103

10. 发明公开

EP0601093A1 IGBT PROCESS AND DEVICE WITH PLATINUM LIFETIME CONTROL 失效
标题翻译： METHOD FOR PRODUCING使用铂FOR CONTROL寿命，并用这种方法制造IGBT地层绝缘栅晶体管。
公开(公告)号：EP0601093A1
公开(公告)日：1994-06-15
申请号：EP92919301.0
申请日：1992-08-27
申请人： ADVANCED POWER TECHNOLOGY INC.
发明人： PIKE, Douglas, A., Jr. , TSANG, Dah, Wen , KATANA, James, M. , SDRULLA, Dumitru 2150 N.W. Hill
IPC分类号： H01L21 , H01L29
CPC分类号： H01L29/7802 , H01L21/033 , H01L21/221 , H01L21/266 , H01L21/3065 , H01L29/0619 , H01L29/1095 , H01L29/408 , H01L29/41741 , H01L29/41766 , H01L29/6634 , H01L29/66545 , H01L29/7396 , H01L29/7455 , H01L29/749 , H01L2924/0002 , H01L2924/00
摘要： A process for making a MOS-type insulated gate controlled power switching device (10) is characterized by the formation of an insulated gate contact layer (30) and a source contact layer (28) patterned to form a plurality of complementary, parallel, interdigitated gate and source fingers (116A,118), a gate bus (113,114) interconnecting the gate fingers (116A), and at least one source bus and pad (117, 116) connected to the source fingers (118). Body regions (22) are spaced across a drain region (20) at a first lateral spacing L1 beneath the gate fingers (116A) and at a second spacing L2 greater than the first spacing L1 beneath the gate bus (113, 114). The body regions (22) form a breakdown prone region beneath the gate bus (113,114) and the process further includes doping a portion of the breakdown prone region.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式