专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2011013500A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2011013500A1
公开(公告)日：2011-02-03
申请号：PCT/JP2010/061679
申请日：2010-07-09
申请人：住友電気工業株式会社 , 住友電工デバイス・イノベーション株式会社 , 岡田政也 , 木山誠 , 八重樫誠司 , 中田健
发明人：岡田　政也 , 木山　誠 , 八重樫　誠司 , 中田　健
IPC分类号： H01L21/8232 , H01L21/28 , H01L21/338 , H01L21/76 , H01L21/822 , H01L21/8234 , H01L27/04 , H01L27/06 , H01L27/095 , H01L29/12 , H01L29/47 , H01L29/778 , H01L29/78 , H01L29/80 , H01L29/812 , H01L29/872
CPC分类号： H01L29/8725 , H01L21/8252 , H01L27/0605 , H01L27/0727 , H01L29/0692 , H01L29/2003 , H01L29/7786 , H01L29/7788 , H01L29/7789 , H01L29/8128 , H01L29/872
摘要：サージ電圧等に対するバイパス用の保護部を備え、耐圧性能および低いオン抵抗（低いオン電圧）を実現し、かつ、構造が簡単な、大電流用の、半導体装置およびその製造方法を提供する。本発明は、支持基体上にオーミック接触するＧａＮ層を有するｎ＋型ＧａＮ基板１と、第１領域Ｒ１上におけるｎ－型ＧａＮドリフト層２を有するＦＥＴと、第２領域Ｒ２においてｎ－型ＧａＮドリフト層２にショットキー接触するアノード電極を有するＳＢＤとを備え、ＦＥＴとＳＢＤとは並列配置されており、ｎ＋型ＧａＮ基板１の裏面に、ＦＥＴのドレイン電極ＤおよびＳＢＤのカソード電極Ｃを備えることを特徴とする。
摘要翻译：公开了一种用于大电流的半导体器件，其具有简单的结构，并且具有防止浪涌电压等的旁路保护单元。半导体器件具有良好的耐压性能和低导通电阻（低导通电压）。还公开了一种用于制造半导体器件的方法。半导体器件的特征在于包括具有与支撑基极欧姆接触的GaN层的n + GaN衬底（1），形成在第一区域（R1）上并具有n-GaN漂移层的FET（ 2）和形成在第二区域（R2）上并且具有与n-GaN漂移层（2）肖特基接触的阳极电极的SBD。半导体器件的特征还在于，FET和SBD并排配置，并且n + GaN衬底（1）的背面设置有FET的漏电极（D）和阴极电极（C）， SBD。

2. 发明申请

WO2010119792A1 SUBSTRATE, SUBSTRATE PROVIDED WITH THIN FILM, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE 审中-公开
标题翻译：衬底，具有薄膜的衬底，半导体器件和制造半导体器件的方法
公开(公告)号：WO2010119792A1
公开(公告)日：2010-10-21
申请号：PCT/JP2010056206
申请日：2010-04-06
申请人： SUMITOMO ELECTRIC INDUSTRIES , HARADA SHIN , SASAKI MAKOTO , MASUDA TAKEYOSHI
发明人： HARADA SHIN , SASAKI MAKOTO , MASUDA TAKEYOSHI
IPC分类号： C30B29/36 , C23C16/32 , C23C16/42 , C30B25/20 , H01L21/02 , H01L21/205 , H01L21/329 , H01L21/336 , H01L21/337 , H01L21/338 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/80 , H01L29/808 , H01L29/812 , H01L29/861 , H01L29/872
CPC分类号： H01L29/808 , B24B7/17 , B24B7/228 , B24B37/08 , B24B37/10 , C30B25/20 , C30B29/36 , H01L21/02378 , H01L21/0243 , H01L21/02529 , H01L21/0465 , H01L29/02 , H01L29/045 , H01L29/063 , H01L29/0657 , H01L29/1608 , H01L29/66068 , H01L29/78 , H01L29/7802 , H01L29/7813 , H01L29/8083 , H01L29/812 , H01L29/8122 , H01L29/8128 , H01L29/8611 , H01L29/872
摘要： Provided are a substrate which suppresses deterioration of processing accuracy of a semiconductor device due to the warping of the substrate, a substrate provided with a thin film, a semiconductor device formed using the abovementioned substrate, and a method for manufacturing said semiconductor device. In the substrate (1), the diameter of the main surface (1a) is 2 inches or more, the bow value of the main surface (1a) is -40 µm to -5 µm, and the warp value of the main surface (1a) is 5 µm to 40 µm. The value of the surface roughness (Ra) of the main surface (1a) of the substrate (1) is preferably 1 nm or less and the value of the surface roughness (Ra) of the main surface (1b) is preferably 100 nm or less.
摘要翻译：提供了抑制由于基板的翘曲，设置有薄膜的基板，使用上述基板形成的半导体装置引起的半导体装置的加工精度劣化的基板及其制造方法。在基板（1）中，主表面（1a）的直径为2英寸以上，主面（1a）的弓形值为-40〜-5μm，主表面的翘曲值 1a）为5μm〜40μm。基板（1）的主表面（1a）的表面粗糙度（Ra）的值优选为1nm以下，主面（1b）的表面粗糙度（Ra）的值优选为100nm，减。

3. 发明申请

WO2005089303A2 SELF-ALIGNED SILICON CARBIDE SEMICONDUCTOR DEVICES AND METHODS OF MAKING THE SAME 审中-公开
标题翻译：自对准硅碳化硅半导体器件及其制造方法
公开(公告)号：WO2005089303A2
公开(公告)日：2005-09-29
申请号：PCT/US2005/008526
申请日：2005-03-14
申请人： SEMISOUTH LABORATORIES, INC. , SANKIN, Igor , CASADY, Jana B. , MERRETT, Joseph N.
发明人： SANKIN, Igor , CASADY, Jana B. , MERRETT, Joseph N.
IPC分类号： H01L29/15 , H01L31/0312
CPC分类号： H01L29/66068 , H01L29/1608 , H01L29/2003 , H01L29/42316 , H01L29/45 , H01L29/66863 , H01L29/8128
摘要： A self-aligned silicon carbide power MESFET with improved current stability and a method of making the device are described. The device, which includes raised source and drain regions separated by a gate recess, has improved current stability as a result of reduced surface trapping effects even at low gate biases. The device can be made using a self-aligned process in which a substrate comprising an n + -doped SiC layer on an n-doped SiC channel layer is etched to define raised source and drain regions (e.g., raised fingers) using a metal etch mask. The metal etch mask is then annealed to form source and drain ohmic contacts. A single- or multilayer dielectric film is then grown or deposited and anisotropically etched. A Schottky contact layer and a final metal layer are subsequently deposited using evaporation or another anisotropic deposition technique followed by an optional isotropic etch of dielectric layer or layers.
摘要翻译：描述了具有改善的电流稳定性的自对准碳化硅功率MESFET和制造该器件的方法。包括由栅极凹槽分开的升高的源极和漏极区域的器件由于即使在低栅极偏置处减小的表面俘获效应也具有改善的电流稳定性。可以使用自对准工艺来制造器件，其中在n掺杂的SiC沟道层上包括掺杂n + n的SiC层的衬底被蚀刻以使用一个（例如，凸起的指状物）来限定凸起的源极和漏极区域金属蚀刻掩模。然后将金属蚀刻掩模退火以形成源极和漏极欧姆接触。然后生长或沉积单层或多层介电膜并进行各向异性蚀刻。随后使用蒸发或其他各向异性沉积技术沉积肖特基接触层和最后的金属层，随后对介电层或层进行任意的各向同性蚀刻。

4. 发明申请

WO2012137781A1 半導体積層体及びその製造方法、並びに半導体素子审中-公开
标题翻译：半导体堆叠体，制造方法及半导体元件
公开(公告)号：WO2012137781A1
公开(公告)日：2012-10-11
申请号：PCT/JP2012/059090
申请日：2012-04-03
申请人：株式会社タムラ製作所 , 株式会社光波 , 佐藤慎九郎 , 倉又朗人 , 森島嘉克 , 飯塚和幸
发明人：佐藤　慎九郎 , 倉又　朗人 , 森島　嘉克 , 飯塚　和幸
IPC分类号： H01L29/26 , C23C16/34 , H01L21/205 , H01L21/331 , H01L21/337 , H01L21/338 , H01L29/12 , H01L29/267 , H01L29/47 , H01L29/737 , H01L29/778 , H01L29/78 , H01L29/808 , H01L29/812 , H01L29/872 , H01L33/32
CPC分类号： H01L29/2003 , C23C16/0218 , C23C16/0227 , C23C16/0272 , C23C16/303 , C30B25/183 , C30B29/403 , H01L21/02414 , H01L21/02433 , H01L21/02458 , H01L21/0254 , H01L21/02576 , H01L21/0262 , H01L29/267 , H01L29/7371 , H01L29/7788 , H01L29/7789 , H01L29/7827 , H01L29/8122 , H01L29/8128 , H01L29/872 , H01L33/007 , H01L33/12 , H01L33/32
摘要：【課題】厚さ方向の電気抵抗が低い半導体積層体及びその製造方法、並びにその半導体積層体を含む半導体素子を提供する。【解決手段】酸素が六角格子配置された面を主面とするＧａ２Ｏ３基板２と、Ｇａ２Ｏ３基板２上のＡｌＮバッファ層３と、ＡｌＮバッファ層３上の窒化物半導体層４と、を含む半導体積層体１を提供する。
摘要翻译：本发明提供一种在厚度方向上具有低电阻的半导体层叠体，制造半导体层叠体的方法以及包括该半导体层叠体的半导体元件。 [解决方案]提供一种半导体层叠体（1），其包括具有以六方晶格排列有氧原子的平面作为主面的Ga 2 O 3衬底（2），形成在其上的AIN缓冲层（3） Ga 2 O 3衬底（2）和形成在AIN缓冲层（3）上的氮化物半导体层（4）。

5. 发明申请

WO2005114746A1 NOVEL STRUCTURES OF SILICON CARBIDE METAL SEMICONDUCTOR FIELD EFFECT TRANSISTORS FOR HIGH VOLTAGE AND HIGH POWER APPLICATIONS 审中-公开
标题翻译：用于高电压和高功率应用的碳化硅金属半导体场效应晶体管的新结构
公开(公告)号：WO2005114746A1
公开(公告)日：2005-12-01
申请号：PCT/SG2005/000152
申请日：2005-05-18
申请人： NANYANG TECHNOLOGICAL UNIVERSITY , RUSLI , ZHU, Chunlin
发明人： RUSLI , ZHU, Chunlin
IPC分类号： H01L29/812
CPC分类号： H01L29/1608 , H01L29/66068 , H01L29/8128
摘要： A silicon carbide metal semiconductor field effect transistor (MESFET) that includes a double-channel layer, with the lower channel being higher doped than the upper channel and a recessed gate. The higher doped lower channel layer is used to increase the channel current while the lower doped upper channel layer is used to improve the gate-drain breakdown voltage. A part of the gate nearer to the source is buried so as to allow a wider channel opening outside the buried gate region, and consequently reduce the source and drain resistances. The unburied gate nearer to the drain functions as a field plate and decreases the electric field crowding at the corner of the buried gate nearer to the drain and hence improves the gate-drain breakdown voltage. Overall a higher operating voltage and higher output power density for the MESFET is attainable.
摘要翻译：一种包括双沟道层的碳化硅金属半导体场效应晶体管（MESFET），其下部沟道的掺杂比上部沟道高，并且具有凹入栅极。较高掺杂的下沟道层用于增加沟道电流，而下掺杂上沟道层用于提高栅 - 漏击穿电压。靠近源极的栅极的一部分被埋入，以允许在掩埋栅极区域外部开口的较宽的沟道，从而减小源极和漏极电阻。靠近漏极的未饱和栅极起到场板的作用，并且减小了靠近漏极的掩埋栅极拐角处的电场拥挤，从而提高了栅极 - 漏极击穿电压。总体而言，可以实现MESFET的更高的工作电压和更高的输出功率密度。

6. 发明申请

WO03036729A8 DELTA DOPED SILICON CARBIDE METAL-SEMICONDUCTOR FIELD EFFECT TRANSISTORS AND METHODS OF FABRICATING THEM 审中-公开
标题翻译：三角形碳化硅金属半导体场效应晶体管及其制作方法
公开(公告)号：WO03036729A8
公开(公告)日：2004-06-24
申请号：PCT/US0232204
申请日：2002-10-08
申请人： CREE INC
发明人： SRIRAM SAPTHARISHI
IPC分类号： H01L21/28 , H01L21/338 , H01L27/095 , H01L29/24 , H01L29/36 , H01L29/812
CPC分类号： H01L29/8128 , H01L29/242 , H01L29/365
摘要： The present invention provides a unit cell of a metal-semiconductor field-effect transistor (MESFET). The unit cell of the MESFET includes a delta doped silicon carbide MESFET having a source (13), a drain 817) and a gate (24). The gate (24) is situated between the source (13) and the drain (17) and extends into a doped channel layer (16) of a first conductivity type. Regions of silicon carbide adjacent to the source (13) and the drain (17) extend between the source (13) and the gate and the drain (17) and the gate (24), respectively. The regions of silicon carbide have carrier concentrations that are greater than a carrier concentration of the doped channel layer (16) and are spaced apart from the gate (24).
摘要翻译：本发明提供了一种金属半导体场效应晶体管（MESFET）的单元。 MESFET的单位电池包括具有源极（13），漏极817）和栅极（24）的δ掺杂碳化硅MESFET。栅极（24）位于源极（13）和漏极（17）之间并且延伸到第一导电类型的掺杂沟道层（16）中。与源极（13）和漏极（17）相邻的碳化硅区域分别在源极（13）和栅极以及漏极（17）和栅极（24）之间延伸。碳化硅的区域具有大于掺杂沟道层（16）的载流子浓度并且与栅极（24）间隔开的载流子浓度。

7. 发明申请

WO2003036729A1 DELTA DOPED SILICON CARBIDE METAL-SEMICONDUCTOR FIELD EFFECT TRANSISTORS AND METHODS OF FABRICATING OF FABRICATING THEM 审中-公开
标题翻译：三角陶瓷碳化物金属半导体场效应晶体管及其制造方法
公开(公告)号：WO2003036729A1
公开(公告)日：2003-05-01
申请号：PCT/US2002/032204
申请日：2002-10-08
申请人： CREE, INC.
发明人： SRIRAM, Saptharishi
IPC分类号： H01L29/812
CPC分类号： H01L29/8128 , H01L29/242 , H01L29/365
摘要： The present invention provides a unit cell of a metal-semiconductor field-effect transistor (MESFET). The unit cell of the MESFET includes a delta doped silicon carbide MESFET having a source (13), a drain 817) and a gate (24). The gate (24) is situated between the source (13) and the drain (17) and extends into a doped channel layer (16) of a first conductivity type. Regions of silicon carbide adjacent to the source (13) and the drain (17) extend between the source (13) and the gate and the drain (17) and the gate (24), respectively. The regions of silicon carbide have carrier concentrations that are greater than a carrier concentration of the doped channel layer (16) and are spaced apart from the gate (24).
摘要翻译：本发明提供了一种金属半导体场效应晶体管（MESFET）的单元。 MESFET的单元包括具有源极（13），漏极817）和栅极（24）的δ掺杂碳化硅MESFET。栅极（24）位于源极（13）和漏极（17）之间并且延伸到第一导电类型的掺杂沟道层（16）中。与源极（13）和漏极（17）相邻的碳化硅区域分别在源极（13）和栅极以及漏极（17）和栅极（24）之间延伸。碳化硅的区域具有大于掺杂沟道层（16）的载流子浓度并且与栅极（24）间隔开的载流子浓度。

8. 发明申请

WO1993023877A1 III-V BASED INTEGRATED TRANSISTOR 审中-公开
标题翻译： III-V基集成晶体管
公开(公告)号：WO1993023877A1
公开(公告)日：1993-11-25
申请号：PCT/US1993004383
申请日：1993-05-07
申请人： MASSACHUSETTS INSTITUTE OF TECHNOLOGY
发明人： MASSACHUSETTS INSTITUTE OF TECHNOLOGY , CHEN, Chang-Lee , MAHONEY, Leonard, J. , MANFRA, Michael, J. , SMITH, Frank, W. , CALAWA, Arthur, R.
IPC分类号： H01L29/10
CPC分类号： H01L29/66863 , H01L21/02381 , H01L21/02395 , H01L21/02463 , H01L21/02543 , H01L21/02546 , H01L21/02631 , H01L21/28587 , H01L21/8252 , H01L29/1075 , H01L29/517 , H01L29/66462 , H01L29/66924 , H01L29/8128 , H01L31/09 , H01L31/184 , H01L2924/0002 , H01S5/0208 , H01S5/021 , H01S5/026 , H01S5/223 , Y02E10/544 , Y02P70/521 , Y10S438/933 , Y10S438/971 , H01L2924/00
摘要： A new III-V buffer or passivation material is described which is produced by low temperature growth (LTG) of III-V compounds. The material has unique and desirable properties, particularly for closely spaced, submicron gate length active III-V semiconductor FET devices, such as HEMT's, MESFET's and MISFET's. The LTG material is grown under ambient conditions which incorporate an excess of the more volatile of the III-V species into the grown material. The new material is crystalline, highly resistive, relatively insensitive to light, and can be overgrown with high quality III-V active layers or used as a passivation material to insulate and protect active device structures.
摘要翻译：描述了通过III-V化合物的低温生长（LTG）产生的新的III-V缓冲液或钝化材料。该材料具有独特且理想的特性，特别是对于紧密间隔的亚微米栅极长度有源III-V半导体FET器件，如HEMT，MESFET和MISFET。 LTG材料在环境条件下生长，其中将过量的III-V族更易挥发的物质掺入生长的材料中。新材料是结晶的，高度电阻的，对光相对不敏感，并且可以长满高质量的III-V有源层或用作钝化材料以绝缘并保护有源器件结构。

9. 发明申请

WO2006065324A2 TRANSISTORS HAVING BURIED N-TYPE AND P-TYPE REGIONS BENEATH THE SOURCE REGION AND METHODS OF FABRICATING THE SAME 审中-公开
标题翻译：在源区之间具有埋藏N型和P型区域的晶体管及其制造方法
公开(公告)号：WO2006065324A2
公开(公告)日：2006-06-22
申请号：PCT/US2005/035505
申请日：2005-10-04
申请人： CREE, INC. , SRIRAM, Saptharishi
发明人： SRIRAM, Saptharishi
CPC分类号： H01L29/0619 , H01L29/1608 , H01L29/2003 , H01L29/41766 , H01L29/8128
摘要： The present invention provides a unit cell of a metal-semiconductor field-effect transistor (MESFET). The unit cell of the MESFET includes a source, a drain and a gate. The gate is disposed between the source and the drain and on an n-type conductivity channel layer. A p-type conductivity region is provided beneath the source and has an end that extends towards the drain. The p-type conductivity region is spaced apart from the n-type conductivity channel region and is electrically coupled to the source. An n-type conductivity region is provided on the p-type conductivity region beneath the source region and extending toward the drain region without extending beyond the end of the p-type conductivity region. Related methods of fabricating MESFETS are also provided.
摘要翻译：本发明提供了金属 - 半导体场效应晶体管（MESFET）的单位单元。 MESFET的单元包括源极，漏极和栅极。栅极设置在源极和漏极之间以及n型导电沟道层上。在源极之下提供p型导电区域并具有朝向漏极延伸的端部。 p型导电区域与n型导电沟道区域间隔开并电耦合到源极。在源极区域下方的p型导电区域上提供n型导电区域，并且朝向漏极区域延伸而不延伸超过p型导电区域的末端。还提供了制造MESFET的相关方法。

10. 发明申请

WO2004049454A1 TRANSISTORS HAVING BURIED P-TYPE LAYERS BENEATH THE SOURCE REGION AND METHODS OF FABRICATING THE SAME 审中-公开
标题翻译：带有P型层的晶体管生长区域及其制造方法
公开(公告)号：WO2004049454A1
公开(公告)日：2004-06-10
申请号：PCT/US2003/031334
申请日：2003-10-02
申请人： CREE, INC. , SRIRAM, Saptharishi
发明人： SRIRAM, Saptharishi
IPC分类号： H01L29/812
CPC分类号： H01L29/66856 , H01L29/1608 , H01L29/2003 , H01L29/66068 , H01L29/812 , H01L29/8128
摘要： The present invention provides a unit cell of a metal-semiconductor field-effect transistor (MESFET). The unit cell of the MESFET includes a source (13), a drain (17) and a gate (24). The gate (24) is disposed between the source (13) and the drain (17) and on an n-type conductivity channel layer (18). A p-type conductivity region (14) is provided beneath the source and has an end that extends towards the drain (17). The p-type conductivity region (14) is spaced apart from the n-type conductivity channel region (18) and is electrically coupled to the source (13).
摘要翻译：本发明提供了一种金属半导体场效应晶体管（MESFET）的单元。 MESFET的单元包括源极（13），漏极（17）和栅极（24）。栅极（24）设置在源极（13）和漏极（17）之间以及n型导电沟道层（18）之间。在源极下方设置p型导电区域（14），并且具有朝向漏极（17）延伸的端部。 p型导电区域（14）与n型导电沟道区域（18）间隔开并且电耦合到源极（13）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式