专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2016022304A1 FULLY ISOLATED SELECTOR FOR MEMORY DEVICE 审中-公开
标题翻译：用于存储设备的完全隔离选择器
公开(公告)号：WO2016022304A1
公开(公告)日：2016-02-11
申请号：PCT/US2015/041947
申请日：2015-07-24
申请人： SANDISK 3D LLC
发明人： SAKOTSUBO, Yukihiro
IPC分类号： H01L27/24
CPC分类号： H01L27/2481 , H01L27/2409 , H01L27/2418 , H01L27/2472 , H01L27/249 , H01L45/08 , H01L45/085 , H01L45/1226 , H01L45/1253 , H01L45/146
摘要： A monolithic, three-dimensional memory device includes a substrate and a plurality of electrically conductive word lines over a major surface of the substrate. An electrically conductive bit line extends in a direction substantially perpendicular to the major surface of the substrate and adjacent to each of the plurality of word lines, and a non-volatile memory element material is located between the bit line and each of the plurality of word lines. A plurality of middle electrodes comprising an electrically conductive material are located between the bit line and each of the plurality of word lines, wherein the plurality of middle electrodes are discrete electrodes which are isolated from one another in at least the second direction.
摘要翻译：单片三维存储器件包括衬底和在衬底的主表面上的多个导电字线。导电位线在基本上垂直于衬底的主表面并且与多个字线中的每一个相邻的方向上延伸，并且非易失性存储元件材料位于位线和多个字中的每一个之间线。包括导电材料的多个中间电极位于位线和多个字线中的每一个之间，其中多个中间电极是在至少第二方向上彼此隔离的离散电极。

2. 发明申请

WO2014087784A1 記憶素子および記憶装置审中-公开
标题翻译：存储元件和存储器件
公开(公告)号：WO2014087784A1
公开(公告)日：2014-06-12
申请号：PCT/JP2013/079983
申请日：2013-11-06
申请人：ソニー株式会社
发明人：大場　和博 , 清　宏彰
IPC分类号： H01L27/105 , H01L45/00 , H01L49/00
CPC分类号： H01L45/085 , G11C13/0004 , G11C13/0007 , G11C13/0009 , G11C13/004 , G11C13/0069 , G11C2213/31 , G11C2213/35 , G11C2213/56 , H01L27/2436 , H01L27/2463 , H01L27/2472 , H01L45/08 , H01L45/1233 , H01L45/142 , H01L45/143 , H01L45/144 , H01L45/145 , H01L45/147
摘要：　低電流における書き込み時の中間的な抵抗値の保持性能を向上させることが可能な記憶素子および記憶装置およびランダムテレグラフノイズを低減することが可能な記憶素子および記憶装置を提供する。本技術の一実施形態の記憶素子は、第１電極、記憶層および第２電極をこの順に有し、記憶層は、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）から選ばれる少なくとも１種のカルコゲン元素および周期律表第４族、第５族および第６族から選ばれる少なくとも１種の遷移金属元素を含むイオン源層と、ホウ素（Ｂ）および酸素（Ｏ）を含む抵抗変化層とを備える。本技術の他の実施形態記憶素子は、上記イオン源層と、周期律表第４族、第５族および第６族から選ばれる少なくとも１種の遷移金属元素および酸素（Ｏ）を含む抵抗変化層とを備えたものである。
摘要翻译：提供一种存储器元件和存储器件，其可以以低电流获得写入中的中间电阻的保持性的改善。还提供了可以实现随机电报噪声降低的存储器元件和存储器件。根据本技术的一个实施例是依次包括第一电极，存储层和第二电极的存储元件，所述存储层设置有：离子源层，其含有至少一种选自碲的硫属元素（Te），硫（S）和硒（Se）和选自元素周期表第4,5,5族过渡金属元素中的至少一种过渡金属元素; 和含有硼（B）和氧（O）的可变电阻层。根据本技术的另一实施例是一种存储元件，其按顺序包括第一电极，存储层和第二电极，所述存储层设置有：上述离子源层; 以及包含选自元素周期表第4,5-5族过渡金属元素和氧（O）中的至少一种过渡金属元素的可变电阻层。

3. 发明申请

WO2013112253A1 MEMORY CELL STRUCTURES AND MEMORY ARRAYS 审中-公开
标题翻译：存储单元结构和存储器阵列
公开(公告)号：WO2013112253A1
公开(公告)日：2013-08-01
申请号：PCT/US2012/071037
申请日：2012-12-20
申请人： MICRON TECHNOLOGY, INC.
发明人： SANDHU, Gurtej, S. , ZAHURAK, John, K.
IPC分类号： H01L27/108 , H01L21/8242
CPC分类号： H01L27/2454 , H01L27/2463 , H01L27/2472 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/147
摘要： Some embodiments include memory cell structures. The structures include a vertical transistor having a bottom source/drain region electrically coupled to a first access/sense line, and having a gate comprised by a second access/sense line. The structures also include programmable material over the vertical transistor and electrically coupled with a top source/drain region of the vertical transistor, with the programmable material having at least two compositionally different regions. The structures also include an electrically conductive material over and directly against the programmable material. Some embodiments include memory arrays.
摘要翻译：一些实施例包括存储器单元结构。该结构包括垂直晶体管，其具有电耦合到第一存取/感测线的底部源极/漏极区域，并且具有包括第二存取/感测线的栅极。结构还包括垂直晶体管上的可编程材料，并与垂直晶体管的顶部源极/漏极区域电耦合，可编程材料具有至少两个组成不同的区域。该结构还包括导电材料，并且可直接抵靠可编程材料。一些实施例包括存储器阵列。

4. 发明申请

WO2013017131A3 INTEGRATED NON-VOLATILE MEMORY ELEMENTS, DESIGN AND USE 审中-公开
标题翻译：集成非易失性存储器元件，安装和使用
公开(公告)号：WO2013017131A3
公开(公告)日：2013-04-25
申请号：PCT/DE2012200047
申请日：2012-07-12
申请人： HELMHOLTZ ZENTRUM DRESDEN , SCHMIDT HEIDEMARIE , SHUAI YAO , ZHOU SHENGQIANG , SKORUPA ILONA , OU XIN , DU NAN , MAYR CHRISTIAN , LUO WENBO
发明人： SCHMIDT HEIDEMARIE , SHUAI YAO , ZHOU SHENGQIANG , SKORUPA ILONA , OU XIN , DU NAN , MAYR CHRISTIAN , LUO WENBO
IPC分类号： H01G4/005 , H01L31/0224 , H01L45/00
CPC分类号： H01L27/228 , G06N3/0635 , H01G7/06 , H01L27/2472 , H01L29/43 , H01L31/022408 , H01L31/032 , H01L31/0368 , H01L31/09 , H01L45/065 , H01L45/1206 , H01L45/1226 , H01L45/1233 , H01L45/147 , Y02E10/50
摘要： The invention describes the production and the design of an integrated memory component, comprising at least one surface contact (C) and a mating contact (O) from which at least one rectifying contact is embodied, and a ferroelectric or piezoelectric layer (11) as a conductive channel between the contacts. The design of the memory component with an additional drain connection and an additional source connection for non-volatile control of the conductivity between the source and the drain connection via the rectifying bottom contact or top contact is also described. The principle and the design are then extended to non-volatile analog memories, wherein the conductivity of the piezo- or ferroelectric layer between the contacts and/or beneath the surface contact and/or beneath the associated mating contact is modified, so that a voltage which is applied from the outside to opposite contacts is not dropped uniformly in the piezo- or ferroelectric layer and the electric field is locally large/small and a large electric field can induce a phase conversion of the piezo- or ferroelectric layer. The integration and use of the non-volatile analog memory in an array structure for neuromorphic applications and as a calibration element with an underlying CMOS analog circuit is also described. The principle of the design of the memory component according to the invention can also be extended as an electrode which can be integrated and has a boundary layer which can be positioned in a non-volatile manner and is statically charged. The use of the electrode, which can be integrated, in photo components, particle detectors, in capacitive energy storage means and in logic components is also described.
摘要翻译：描述了制备和集成存储装置的结构，包括接触（S）和其上形成接触的至少整流反接触（O）和一个ferrroelektrische或触点之间的导电通道的压电层（11）的至少一个表面上。另外，存储器设备具有一附加漏极的结构和用于源极之间的导电性的非易失性控制的附加源极端子和漏极经由整流底接触，或顶接触端子进行说明。然后，原理和结构被扩展到非易失性的模拟存储器，其特征在于，所述触点之间的压电或铁电体层的导电性和/或和/或根据通过表面接触改性相关的相对接触是，使得施加到外部电压的相对触头的电压不是均匀的滴在压电或铁电体层和所述电场局部大/小和大的电场可诱导压电或铁电体层的相变。此外，在用于神经形态的应用程序和与底层CMOS模拟电路的校准元件的阵列结构的集成和使用非易失性模拟存储的进行说明。根据本发明的存储器装置的结构的原理是进一步扩大综合电极定位非易失性，静态边界的带电层。为了这个目的，使用该电极的可集成在照片组件，粒子探测器，在电容能量存储和逻辑器件进行说明。

5. 发明申请

WO2012060993A2 METHODS OF FORMING ELECTRICAL COMPONENTS AND MEMORY CELLS 审中-公开
标题翻译：形成电子组件和记忆细胞的方法
公开(公告)号：WO2012060993A2
公开(公告)日：2012-05-10
申请号：PCT/US2011056281
申请日：2011-10-14
申请人： MICRON TECHNOLOGY INC , SILLS SCOTT E , MEADE ROY E
发明人： SILLS SCOTT E , MEADE ROY E
IPC分类号： H01L21/8247 , H01L21/8242 , H01L27/108 , H01L27/115
CPC分类号： H01L45/1666 , H01L21/76834 , H01L21/76883 , H01L27/2463 , H01L27/2472 , H01L45/04 , H01L45/06 , H01L45/1233 , H01L45/144 , H01L45/147 , H01L45/1608 , H01L45/1675
摘要： Some embodiments include methods of forming electrical components. First and second exposed surface configurations are formed over a first structure, and material is then formed across the surface configurations. The material is sub-divided amongst two or more domains, with a first of the domains being induced by the first surface configuration, and with a second of the domains being induced by the second surface configuration. A second structure is then formed over the material. The first domains of the material are incorporated into electrical components. The second domains may be replaced with dielectric material to provide isolation between adjacent electrical components, or may be utilized as intervening regions between adjacent electrical components.
摘要翻译：一些实施例包括形成电气部件的方法。在第一结构上形成第一和第二暴露表面结构，然后在表面结构上形成材料。材料在两个或更多个区域中被细分，其中第一个区域由第一表面构造诱导，并且第二个区域由第二表面构造诱导。然后在材料上形成第二结构。材料的第一个领域被纳入电子元件。第二区域可以被电介质材料替代以提供相邻电组件之间的隔离，或者可以被用作相邻电组件之间的中间区域。

6. 发明申请

WO2012057772A1 MEMRISTIVE DEVICES AND MEMRISTORS WITH RIBBON-LIKE JUNCTIONS AND METHODS FOR FABRICATING THE SAME 审中-公开
标题翻译：具有类似结点的测量装置和制动器及其制造方法
公开(公告)号：WO2012057772A1
公开(公告)日：2012-05-03
申请号：PCT/US2010/054610
申请日：2010-10-29
申请人： HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P. , CHO, Hans S. , YANG, Jianhua
发明人： CHO, Hans S. , YANG, Jianhua
IPC分类号： H01L27/115 , H01L21/8247 , H01L29/40
CPC分类号： H01L45/1253 , H01L27/101 , H01L27/2463 , H01L27/2472 , H01L45/08 , H01L45/1233 , H01L45/124 , H01L45/1266 , H01L45/1273 , H01L45/146 , H01L45/16 , H01L45/1608 , H01L45/1683
摘要： Memristive devices, memristors and methods for fabricating memristive devices are disclosed. In one aspect, a memristor includes a first electrode wire (202) and a second electrode wire (204). The second electrode wire and the first electrode wire define an overlap area. The memristor includes an electrode extension (208) in contact with the first electrode wire and disposed between the first and second electrode wires. At least one junction (206) is disposed between the second electrode wire and the electrode extension. Each junction contacts a portion of the electrode extension and has a junction contact area with the second electrode wire, and the sum total junction contact area of the at least one junction is less than the overlap area.
摘要翻译：公开了用于制造忆阻装置的记忆装置，忆阻器和方法。一方面，忆阻器包括第一电极线（202）和第二电极线（204）。第二电极线和第一电极线限定重叠区域。忆阻器包括与第一电极线接触并设置在第一和第二电极线之间的电极延伸部（208）。至少一个结（206）设置在第二电极线和电极延伸部之间。每个接点接触电极延伸部分的一部分并且具有与第二电极线的结接触区域，并且至少一个结的总和接触面积小于重叠面积。

7. 发明申请

WO2011016794A3 MEMRISTORS WITH ASYMMETRIC ELECTRODES 审中-公开
标题翻译：具有不对称电极的MEMRISTORS
公开(公告)号：WO2011016794A3
公开(公告)日：2011-10-20
申请号：PCT/US2009051936
申请日：2009-07-28
申请人： HEWLETT PACKARD DEVELOPMENT CO , BRATKOVSKI ALEXANDRE M , STUKE MICHAEL , YANG JIANHUA , WANG SHIH-YUAN
发明人： BRATKOVSKI ALEXANDRE M , STUKE MICHAEL , YANG JIANHUA , WANG SHIH-YUAN
IPC分类号： H01L27/02 , B82B1/00 , B82B3/00
CPC分类号： H01L45/1273 , G11C13/0007 , G11C16/02 , G11C2213/19 , G11C2213/52 , H01L27/2463 , H01L27/2472 , H01L45/08 , H01L45/1233 , H01L45/1246 , H01L45/146 , H01L45/147 , H01L45/148
摘要： Embodiments of the present invention are directed to nanoscale memristor devices that provide nonvolatile memristive switching. In one embodiment, a memristor device (100) comprises an active region (102), a first electrode (104) disposed on a first surface of the active region, and a second electrode (106) disposed on a second surface of the active region, the second surface opposite the first surface. The first electrode is configured with a larger width than the active region in a first direction, and the second electrode is configured with a larger width than the active region in a second direction. Application of a voltage to at least one of the electrodes produces an electric field across a sub-region (108) within the active region between the first electrode and the second electrode.
摘要翻译：本发明的实施例针对提供非易失性忆阻切换的纳米级忆阻器装置。在一个实施例中，忆阻器装置（100）包括有源区（102），设置在有源区的第一表面上的第一电极（104）和设置在有源区的第二表面上的第二电极（106），与第一表面相对的第二表面。第一电极在第一方向上被配置为具有比有源区更大的宽度，并且第二电极被配置为在第二方向上具有比有源区更大的宽度。向至少一个电极施加电压在第一电极和第二电极之间的有源区域内的子区域（108）上产生电场。

8. 发明申请

WO2010087833A1 SELF-REPAIRING MEMRISTOR AND METHOD 审中-公开
标题翻译：自修复器和方法
公开(公告)号：WO2010087833A1
公开(公告)日：2010-08-05
申请号：PCT/US2009/032477
申请日：2009-01-29
申请人： HEWLETT-PACKARD DEVELOPMENT COMPANY, , BORGHETTI, Julien , BRATKOVSKI, Alexandre M , PICKETT, Matthew D
发明人： BORGHETTI, Julien , BRATKOVSKI, Alexandre M , PICKETT, Matthew D
IPC分类号： H01L21/8247 , H01L27/115 , H01L21/324
CPC分类号： G11C13/02 , G11C13/0007 , G11C13/0069 , G11C2013/008 , G11C2213/12 , G11C2213/32 , G11C2213/34 , G11C2213/77 , H01L27/2472 , H01L45/08 , H01L45/1233 , H01L45/1286 , H01L45/146 , H01L45/1641
摘要： A self-repairing memristor (300) and methods of operating a memristor (10), (310) and repairing a memristor (10), (310) employ thermal annealing (110). The thermal annealing (110) removes a short circuit in an oxide layer (12), (312) of the memristor (10), (310). Thermal annealing (110) includes heating the memristor (10), (310) to a predetermined annealing temperature for a predetermined annealing time period. The memristor (10), (310) returns to an electrically open circuit condition after the short circuit is removed.
摘要翻译：自修复忆阻器（300）和操作忆阻器（10），（310）和修理忆阻器（10），（310）的方法采用热退火（110）。（110）消除了忆阻器（10），（310）的氧化物层（12），（312）中的短路。热退火（110）包括将忆阻器（10），（310）加热到预定的退火温度达预定退火时间段。忆阻器（10），（310）在短路被去除后返回到电开路状态。

9. 发明申请

WO2010080079A1 MEMRISTOR DEVICES CONFIGURED TO CONTROL BUBBLE FORMATION 审中-公开
标题翻译：配置用于控制泡沫形成的液压装置
公开(公告)号：WO2010080079A1
公开(公告)日：2010-07-15
申请号：PCT/US2009/000070
申请日：2009-01-06
申请人： HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P. , LI, Zhiyong , BRATKOVSKI, Alexandre M. , YANG, Jianhua
发明人： LI, Zhiyong , BRATKOVSKI, Alexandre M. , YANG, Jianhua
IPC分类号： H01L27/115 , H01L21/8247 , H01L21/336
CPC分类号： H01L29/0665 , B82Y10/00 , H01L27/2472 , H01L29/0673 , H01L29/068 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/147
摘要： Various embodiments of the present invention are direct to nanoscale, reconfigurable, two-terminal memristor devices. In one aspect, a device (400) includes an active region (402) for controlling the flow of charge carriers between a first electrode (104) and a second electrode (106). The active region is disposed between the first electrode and the second electrode and includes a storage material. Excess mobile oxygen ions formed within the active region are stored in the storage material by applying a first voltage.
摘要翻译：本发明的各种实施例直接涉及纳米尺度，可重新配置的两端忆阻器件。一方面，一种装置（400）包括用于控制第一电极（104）和第二电极（106）之间的电荷载流子的有源区（402）。有源区域设置在第一电极和第二电极之间，并且包括存储材料。通过施加第一电压，在活性区域内形成的多余的移动氧离子被储存在存储材料中。

10. 发明申请

WO2010026924A1 記憶素子および記憶装置审中-公开
标题翻译：存储元件和存储设备
公开(公告)号：WO2010026924A1
公开(公告)日：2010-03-11
申请号：PCT/JP2009/065055
申请日：2009-08-28
申请人：ソニー株式会社 , 大場和博 , 水口徹也 , 保田周一郎
发明人：大場　和博 , 水口　徹也 , 保田　周一郎
IPC分类号： H01L27/10 , H01L45/00 , H01L49/00
CPC分类号： H01L45/085 , H01L27/2436 , H01L27/2472 , H01L45/1233 , H01L45/1266 , H01L45/146 , H01L45/1625 , H01L45/1633
摘要：　繰り返し動作回数を増加できると共に、書き込み・消去の高速動作性能と高速動作時の抵抗値保持特性とのバランスに優れた記憶素子および記憶装置を提供する。記憶層５はイオン源層３を有する。イオン源層３は、Ｓ（硫黄），Ｓｅ（セレン）およびＴｅ（テルル）（カルコゲン元素）などのイオン伝導材料と共に、金属元素としてＺｒ（ジルコニウム），Ｃｕ（銅）およびＡｌ（アルミニウム）を含有する。イオン源層３中のＡｌの含有量は、３０～５０原子％である。Ｚｒの含有量は、７．５～２５原子％であることが好ましく、更には、イオン源層に含まれるカルコゲン元素の合計に対するＺｒの組成比率（＝Ｚｒ（原子％）/カルコゲン元素の合計(原子％)）は、０．２～０．７４の範囲であることがより好ましい。
摘要翻译：公开了一种存储元件，其可以增加重复操作的次数，并且在高速操作期间的写入和擦除的高速操作特性和电阻值保持特性之间具有良好的平衡。还公开了一种存储装置。存储层（5）包括离子源层（3）。离子源层（3）包含诸如S（硫），Se（硒）和Te（碲）（硫族元素）的离子传导材料，并且还含有Zr（锆），Cu（铜）和Al 铝）作为金属元素。离子源层（3）中的Al的含量为30〜50原子％。 Zr的含量优选为7.5〜25原子％。此外，更优选Zr与离子源层（= Zr（原子％）/硫属元素的总量（原子％））中的硫族元素的总量的组成比在0.2〜0.74的范围内。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式