专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2018006131A1 MULTIFUNCTIONAL AND MULTI-BIT RESISTIVE STORAGE MEMORIES 审中-公开
标题翻译：多功能和多位电阻存储器
公开(公告)号：WO2018006131A1
公开(公告)日：2018-01-11
申请号：PCT/AU2017/050699
申请日：2017-07-06
申请人： RMIT UNIVERSITY
发明人： SRIRAM, Sharath , AHMED, Taimur , WALIA, Sumeet , BHASKARAN, Madhu
IPC分类号： H01L45/00 , H01L27/24 , G11C11/56
CPC分类号： G11C13/0069 , G11C11/5685 , G11C2013/0073 , G11C2013/0083 , G11C2013/009 , G11C2213/15 , G11C2213/31 , H01L27/2463 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1625
摘要： A memristor device is provided, comprising a first electrode; a second electrode; a cathode metal layer disposed on a surface of the first electrode; and an active region disposed between and in electrical contact with the second electrode and the cathode metal layer, the active region comprising at least one layer of an amorphous metal oxide, wherein the amorphous metal oxide comprises doping atoms of a dopant element selected from the group consisting of aluminium, nickel, iron and chromium, and wherein when a switching voltage is applied between the first and second electrodes, the active region exhibits a resistive switching behaviour. Also provided is a method of fabricating such a memristor device.
摘要翻译：提供了一种忆阻器装置，其包括第一电极; 第二电极; 设置在所述第一电极的表面上的阴极金属层; 以及设置在第二电极和阴极金属层之间并与第二电极和阴极金属层电接触的有源区，有源区包括至少一层非晶金属氧化物，由铝，镍，铁和铬组成，并且其中当在第一和第二电极之间施加开关电压时，有源区呈现出电阻切换行为。还提供了制造这种忆阻器器件的方法。

2. 发明申请

WO2017062786A1 DIRECT FORMATION POROUS MATERIALS FOR ELECTRONIC DEVICES 审中-公开
标题翻译：直接形成电子设备的多孔材料
公开(公告)号：WO2017062786A1
公开(公告)日：2017-04-13
申请号：PCT/US2016/056020
申请日：2016-10-07
申请人： WILLIAM MARSH RICE UNIVERSITY
发明人： TOUR, James, M. , JI, Yonngsung , LEE, Seoung-ki
IPC分类号： H01L45/00 , H01L27/24 , B82Y40/00
CPC分类号： H01L45/1625 , H01L27/2418 , H01L45/04 , H01L45/1233 , H01L45/145 , H01L45/146
摘要： A method for forming an electronic device may comprising the steps of selecting a substrate for an electronic device, and depositing a porous film utilizing physical vapor deposition, dry deposition, evaporative deposition, e-beam evaporation, plasma enhanced chemical vapor deposition, or atomic layer deposition. In some embodiments, a deposition rate, temperature, pressure, or combination thereof may be carefully controlled during deposition to generate the porous film. Further, the depositing of the porous film occurs without the need for further processing. Additional steps may also include depositing an additional layer for the electronic device. In some case, the method may also include depositing and/or patterning a secondary electronic device on top or below the first electronic device.
摘要翻译：一种形成电子器件的方法可以包括以下步骤：选择用于电子器件的衬底，以及利用物理气相沉积，干法沉积，蒸发沉积，电子束蒸发，等离子体增强化学气相沉积或原子层沉积多孔膜沉积。在一些实施例中，沉积速率，温度，压力或其组合可以在沉积期间小心地控制以产生多孔膜。此外，多孔膜的沉积发生，而不需要进一步加工。附加步骤还可以包括为电子设备沉积附加层。在一些情况下，该方法还可以包括在第一电子设备的顶部或下方沉积和/或图案化次级电子设备。

3. 发明申请

WO2016209218A1 A STACKABLE THIN FILM MEMORY 审中-公开
标题翻译：可堆叠薄膜存储器
公开(公告)号：WO2016209218A1
公开(公告)日：2016-12-29
申请号：PCT/US2015/037237
申请日：2015-06-23
申请人： INTEL CORPORATION , KARPOV, Elijah V. (Ilya) , KAVALIEROS, Jack T. , CHAU, Robert S. , MUKHERJEE, Niloy , RIOS, Rafael , MAJHI, Prashant , LE, Van H. , PILLARISETTY, Ravi , SHAH, Uday , DEWEY, Gilbert , RADOSAVLJEVIC, Marko
发明人： KARPOV, Elijah V. (Ilya) , KAVALIEROS, Jack T. , CHAU, Robert S. , MUKHERJEE, Niloy , MAJHI, Prashant , LE, Van H. , PILLARISETTY, Ravi , SHAH, Uday , DEWEY, Gilbert , RADOSAVLJEVIC, Marko
IPC分类号： H01L27/108
CPC分类号： H01L27/108 , G11C13/0007 , H01L27/11551 , H01L27/1156 , H01L27/2436 , H01L27/2472 , H01L29/7869 , H01L45/06 , H01L45/1233 , H01L45/145 , H01L45/16 , H01L45/1625 , H01L45/1633
摘要： A thin film transistor is deposited over a portion of a metal layer over a substrate. A memory element is coupled to the thin film transistor to provide a first memory cell. A second memory cell is over the first memory. A logic block is coupled to at least the first memory cell.
摘要翻译：在衬底上的金属层的一部分上沉积薄膜晶体管。存储元件耦合到薄膜晶体管以提供第一存储单元。第二个存储单元位于第一个存储器之上。逻辑块至少耦合到第一存储器单元。

4. 发明申请

WO2016195763A1 TUNABLE VARIABLE RESISTANCE MEMORY DEVICE 审中-公开
标题翻译：可变电阻存储器件
公开(公告)号：WO2016195763A1
公开(公告)日：2016-12-08
申请号：PCT/US2016/016003
申请日：2016-02-01
申请人： BOISE STATE UNIVERSITY
发明人： CAMPBELL, Kristy, A.
IPC分类号： H01L45/00
CPC分类号： H01L45/141 , G11C13/0069 , H01L45/085 , H01L45/1233 , H01L45/1253 , H01L45/1266 , H01L45/143 , H01L45/144 , H01L45/16 , H01L45/1625
摘要： A variable resistance memory device (100, 200, 300, 400) includes a first electrode (110, 210, 310) and a second electrode (160, 260, 360). The device may includes a chalcogenide glass (140, 240, 340) layer between the first electrode and the second electrode. The chalcogenide glass layer may include a chalcogenide glass material co-deposited with a metal material. The device also includes a metal ion source structure (150, 250, 350) between the chalcogenide glass layer and the second electrode. The device may include a buffer layer (120, 220) between the first electrode and the chalcogenide glass layer.
摘要翻译：可变电阻存储器件（100,200,300,400）包括第一电极（110,210,310）和第二电极（160,260,360）。该装置可以包括在第一电极和第二电极之间的硫族化物玻璃（140,240,340）层。硫族化物玻璃层可以包括与金属材料共沉积的硫族化物玻璃材料。该装置还包括在硫族化物玻璃层和第二电极之间的金属离子源结构（150,250,350）。该装置可以包括在第一电极和硫族化物玻璃层之间的缓冲层（120,220）。

5. 发明申请

WO2016085665A1 ELECTRON BARRIER HEIGHT CONTROLLED INTERFACES OF RESISTIVE SWITCHING LAYERS IN RESISTIVE RANDOM ACCESS MEMORY CELLS 审中-公开
标题翻译：电阻式随机存取存储器电容栅极高度控制电阻开关层的界面
公开(公告)号：WO2016085665A1
公开(公告)日：2016-06-02
申请号：PCT/US2015/060368
申请日：2015-11-12
申请人： INTERMOLECULAR, INC.
发明人： WANG, Yun , NARDI, Federico
IPC分类号： H01L29/51
CPC分类号： H01L45/12 , H01L27/2463 , H01L27/2481 , H01L45/06 , H01L45/08 , H01L45/1233 , H01L45/145 , H01L45/146 , H01L45/148 , H01L45/1608 , H01L45/1625
摘要： Provided are resistive switching memory cells and method of forming such cells. A memory cell includes a resistive switching layer disposed between two buffer layers. The electron barrier height of the material used for each buffer layer is less than the electron barrier height of the material used for the resistive switching layer. Furthermore, the thickness of each buffer layer may be less than the thickness of the resistive switching layer. The buffer layers reduce diffusion between the resistive switching layer and electrodes. Furthermore, the buffer layers improve data retention and prevent unintentional resistive switching when a reading signal is applied to the memory cell. The reading signal uses a low voltage and most of the electron tunneling is blocked by the buffer layers during this operation. On the other hand, the buffer layers allow electrode tunneling at higher voltages used for forming and switching signals.
摘要翻译：提供了电阻式开关存储单元和形成这种单元的方法。存储单元包括设置在两个缓冲层之间的电阻式开关层。用于每个缓冲层的材料的电子势垒高度小于用于电阻式开关层的材料的电子势垒高度。此外，每个缓冲层的厚度可以小于电阻式开关层的厚度。缓冲层减少电阻式开关层和电极之间的扩散。此外，当读取信号被施加到存储器单元时，缓冲层改善数据保持并防止无意的电阻性切换。读取信号使用低电压，并且在该操作期间大部分电子隧道被缓冲层阻挡。另一方面，缓冲层允许用于形成和切换信号的较高电压下的电极隧穿。

6. 发明申请

WO2015179593A1 NON-VOLATILE RESISTANCE SWITCHING DEVICES 审中-公开
标题翻译：非易失性电阻开关器件
公开(公告)号：WO2015179593A1
公开(公告)日：2015-11-26
申请号：PCT/US2015031889
申请日：2015-05-21
申请人： TRUSTEES OF THE UNVERSITY OF PENNSYLVANIA
发明人： CHEN I-WEI , LU YANG
IPC分类号： H01L47/00
CPC分类号： H01L45/06 , H01L45/141 , H01L45/145 , H01L45/147 , H01L45/1625
摘要： The present disclosure provides, inter alia, amorphous materials useful in electronic devices such as memory devices. In some embodiments, these materials include a semiconductor having an electronegative element doped within. The present invention may b understood more readily by reference to the following detailed description taken in connection with the accompanying figures and examples, which form a part of this disclosure. It is to be understood that this invention is not limited to the specific devices, methods, applications, conditions or parameters described and/or shown herein, and that the terminology used herein is for the purpose of describing particular embodiments by way of example only and is not intended to be limiting of the claimed invention.
摘要翻译：本公开尤其提供了用于诸如存储器件的电子设备中的无定形材料。在一些实施例中，这些材料包括掺杂有电负性元素的半导体。通过参考形成本公开的一部分的附图和实施例的以下详细描述，本发明可以更容易理解。应当理解，本发明不限于本文所描述和/或示出的具体设备，方法，应用，条件或参数，并且本文使用的术语仅用于通过示例的方式描述特定实施例，不旨在限制所要求保护的发明。

7. 发明申请

WO2015146311A1 Ａｌ－Ｔｅ－Ｃｕ－Ｚｒ合金からなるスパッタリングターゲット及びその製造方法审中-公开
标题翻译：包含Al-Te-Cu-Zr合金的溅射靶及其制造方法
公开(公告)号：WO2015146311A1
公开(公告)日：2015-10-01
申请号：PCT/JP2015/053326
申请日：2015-02-06
申请人： JX日鉱日石金属株式会社
发明人：小井土　由将
IPC分类号： C23C14/34 , C22C21/00 , C22C30/02 , H01L27/105 , H01L45/00 , H01L49/00
CPC分类号： C23C14/3414 , B22D7/005 , B22F3/14 , B22F9/04 , B22F9/22 , B22F2201/013 , B22F2201/10 , B22F2201/20 , B22F2301/052 , B22F2301/10 , B22F2301/205 , B22F2304/058 , B22F2304/10 , B22F2998/10 , C22C1/02 , C22C1/04 , C22C21/00 , C22C28/00 , C22C30/02 , C23C14/14 , G11B9/04 , H01L45/04 , H01L45/144 , H01L45/1625
摘要：Ｔｅを２０ａｔ％～４０ａｔ％含有し、Ｃｕを５ａｔ～２０ａｔ％含有し、Ｚｒを５ａｔ～１５ａｔ％含有し、残部がＡｌからなり、ターゲット組織中に、Ｔｅ相、Ｃｕ相及びＣｕＴｅ相が存在しないことを特徴とするＡｌ－Ｔｅ－Ｃｕ－Ｚｒ合金スパッタリングターゲット。本発明は、スパッタリングの際の、パーティクルの発生、ノジュールの発生等を効果的に抑制し、さらにターゲット中に含まれる酸素を減少させることのできるＡｌ－Ｔｅ－Ｃｕ－Ｚｒ合金スパッタリングターゲット及びその製造方法を提供することを課題とする。
摘要翻译：一种Al-Te-Cu-Zr合金溅射靶，其特征在于，Te为20〜40at％，Cu为5〜20at％，Zr为5〜15at％，Al为余量，Te相，目标结构中不存在Cu相和CuTe相。本发明的目的在于提供一种Al-Te-Cu-Zr合金溅射靶，其能够有效地防止溅射时形成颗粒，形成结节等，并且含有减少量的氧; 以及Al-Te-Cu-Zr合金溅射靶的制造方法。

8. 发明申请

WO2015107945A1 スイッチ素子および記憶装置审中-公开
标题翻译：开关元件和存储器件
公开(公告)号：WO2015107945A1
公开(公告)日：2015-07-23
申请号：PCT/JP2015/050209
申请日：2015-01-07
申请人：ソニー株式会社
发明人：大場　和博 , 清　宏彰
IPC分类号： H01L27/105 , H01L45/00 , H01L49/00 , H01L49/02
CPC分类号： H01L27/2481 , G11C13/0002 , G11C13/0004 , G11C13/0007 , G11C13/0023 , G11C13/003 , G11C13/004 , G11C13/0069 , G11C13/0097 , G11C2013/0073 , G11C2213/73 , G11C2213/76 , H01L27/2463 , H01L45/04 , H01L45/065 , H01L45/1233 , H01L45/142 , H01L45/143 , H01L45/144 , H01L45/1608 , H01L45/1625 , H01L45/1641
摘要：　技術の一実施形態のスイッチ素子は、第１電極と、第１電極に対向配置された第２電極と、第１電極と第２電極との間に設けられると共に、テルル（Ｔｅ），セレン（Ｓｅ）および硫黄（Ｓ）から選ばれる少なくとも１種のカルコゲン元素、ホウ素（Ｂ），炭素（Ｃ）およびケイ素（Ｓｉ）から選ばれる少なくとも１種の第１元素、ならびに、酸素（Ｏ）および窒素（Ｎ）の少なくとも一方からなる第２元素のうち、少なくともカルコゲン元素および第１元素を含むスイッチ層とを備える。
摘要翻译：在本发明的一个实施例中，开关元件设置有第一电极，设置成面对第一电极的第二电极和设置在第一电极和第二电极之间的开关层，并且至少包含硫族元素和第一元素，其选自：选自碲（Te），硒（Se）和硫（S）中的至少一种类型的硫属元素; 选自硼（B），碳（C）和硅（Si）中的至少一种第一元素; 和选自氧（O）和氮（N）中的至少一种第二元素。

9. 发明申请

WO2014025434A3 COMPLEMENTARY RESISTIVE SWITCHING IN SINGLE RESISTIVE MEMORY DEVICES 审中-公开
标题翻译：单电阻存储器件中的互补电阻开关
公开(公告)号：WO2014025434A3
公开(公告)日：2014-05-01
申请号：PCT/US2013041046
申请日：2013-05-15
申请人： UNIV MICHIGAN
发明人： LU WEI , YANG YUCHAO
IPC分类号： H01L27/115
CPC分类号： H01L45/08 , H01L27/2463 , H01L45/1233 , H01L45/146 , H01L45/1625
摘要： A single resistive memory device comprises a first metal oxide layer and a second metal oxide layer. The second metal oxide layer is located underneath the first metal oxide layer, and has a different stoichiometry than the second metal oxide layer. In embodiment, the first and second metal oxide layers each comprise different oxides of the same base metal, and the base metal may comprise tantalum. An article of manufacture comprising a single resistive memory device that is operable in a complementary resistive switching mode is also provided.
摘要翻译：单电阻存储器件包括第一金属氧化物层和第二金属氧化物层。第二金属氧化物层位于第一金属氧化物层下方，并具有与第二金属氧化物层不同的化学计量比。在实施例中，第一和第二金属氧化物层各自包含相同基底金属的不同氧化物，并且基底金属可以包括钽。还提供了包括可在互补电阻切换模式下操作的单个电阻式存储器装置的制品。

10. 发明申请

WO2013152536A1 一种小电极结构阻变存储器及其制备方法审中-公开
公开(公告)号：WO2013152536A1
公开(公告)日：2013-10-17
申请号：PCT/CN2012/074968
申请日：2012-05-02
申请人：北京大学 , 蔡一茂 , 毛俊 , 黄如 , 谭胜虎 , 黄英龙 , 潘越
发明人：蔡一茂 , 毛俊 , 黄如 , 谭胜虎 , 黄英龙 , 潘越
IPC分类号： H01L45/00 , H01L27/24
CPC分类号： H01L45/1253 , H01L45/04 , H01L45/122 , H01L45/1233 , H01L45/1273 , H01L45/146 , H01L45/1608 , H01L45/1616 , H01L45/1625
摘要：本发明公开了一种小电极结构阻变存储器及其制备方法，属于超大集成规模中半导体阻变存储器领域。本发明的阻变存储器包括Al电极层、SiO2层、Si层，阻变层和下电极层；其中，Al电极层与阻变层通过一个或多个导电通道电连接，所述导电通道为Al经SiO2层缺陷渗入到Si层而使Si溶解于Al形成的。本方法为：首先在沉底上依次制备一下电极层、一阻变层、一Si层、一SiO2层；然后在所述SiO2层上制备一Al电极层；最后对上述所得结构进行退火处理。本方法使用常规的技术工艺成本，就可以得到很小的实际电极，降低了成本，优化了器件，用较低的代价实现更小的实际电极面积。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式