专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2006087044A1 INTEGRIERTE SCHALTUNGSANORDNUNG MIT FELDEFFEKTTRANSISTOR, INSBESONDERE MIT TUNNEL-FELDEFFEKTTRANSISTOR 审中-公开
标题翻译：与场效应晶体管的集成电路，尤其是隧道场效应晶体管，
公开(公告)号：WO2006087044A1
公开(公告)日：2006-08-24
申请号：PCT/EP2005/056659
申请日：2005-12-09
申请人： INFINEON TECHNOLOGIES AG , HOLZ, Jürgen , KAKOSCHKE, Ronald , NIRSCHL, Thomas , PACHA, Christian , SCHULZ, Thomas , SCHMITT-LANDSIEDEL, Doris , SCHRÜFER, Klaus
发明人： HOLZ, Jürgen , KAKOSCHKE, Ronald , NIRSCHL, Thomas , PACHA, Christian , SCHULZ, Thomas , SCHMITT-LANDSIEDEL, Doris , SCHRÜFER, Klaus
IPC分类号： H01L21/8234 , H01L21/8239
CPC分类号： H01L27/0886 , H01L21/823418 , H01L21/823462 , H01L27/1052 , H01L27/1203 , H01L29/66795 , H01L29/7391 , H01L29/7392 , H01L29/78 , H01L29/785 , H01L29/7854 , H01L29/7856
摘要： Integrierte Schaltungsanordnung mit Feldeffekttransistor, insbesondere mit Tunnel-Feldeffekttransistor erläutert werden unter anderem Tunnel-Feldeffekttransistoren, die ein im Vergleich zu anderen Transistoren (T2) auf der gleichen integrierten Schaltungsanordnung (10) dickeres Gatedielektrikum (GDl) haben. Alternativ oder zusätzlich haben diese Tunnel-Feldeffekttransistoren Gate-Bereiche an voneinander abgewandten Seiten eines Kanalausbildungsbereichs bzw. einer grenzfläche zwischen den Anschlussbereichen (Dl, Sl) des Tunnel-Feldeffekttransistors .
摘要翻译：进行说明集成电路装置用的场效应晶体管，特别是具有与在相同的集成电路装置（10）更厚的栅极电介质（GDL）其它晶体管（T2）相比具有其他隧道场效应晶体管之间的隧道场效应晶体管。或者或另外，这些隧道场效应晶体管有一个沟道形成区或隧道场效应晶体管的连接区域（DI，SI）之间的界面的相反侧的栅极区域。

2. 发明申请

WO2004038770A2 INTEGRIERTE SCHALTUNGSANORDNUNG MIT KONDENSATOR UND HERSTELLUNGSVERFAHREN 审中-公开
标题翻译：集成电路与电容器和制造方法的配置
公开(公告)号：WO2004038770A2
公开(公告)日：2004-05-06
申请号：PCT/DE2003/003355
申请日：2003-10-10
申请人： INFINEON TECHNOLOGIES AG , BREDERLOW, Ralf , HARTWICH, Jessica , PACHA, Christian , RÖSNER, Wolfgang , SCHULZ, Thomas
发明人： BREDERLOW, Ralf , HARTWICH, Jessica , PACHA, Christian , RÖSNER, Wolfgang , SCHULZ, Thomas
IPC分类号： H01L21/02
CPC分类号： H01L29/785 , H01L21/845 , H01L27/0629 , H01L27/108 , H01L27/10805 , H01L27/10823 , H01L27/10826 , H01L27/1085 , H01L27/10873 , H01L27/10876 , H01L27/10879 , H01L27/1211 , H01L27/13 , H01L28/60 , H01L29/66795
摘要： Erläutert wird unter anderem eine integrierte Schaltungsanordnung (120), die einen Transistor (122), vorzugsweise einen sogenannten FinFET, und einen Kondensator (124) enthält. Die untere Elektrode des Kondensators (124) ist gemeinsam mit einem Kanalbereich des Transistors (122) in einem SOI-Substrat angeordnet. Die Schaltungsanordnung (120) ist einfach herzustellen und hat hervorragende elektronische Eigenschaften.
摘要翻译：其中，说明包括晶体管（122）（优选所谓的FinFET）和电容器（124）的集成电路装置（120）。电容器（124）的下电极与SOI衬底中的晶体管（122）的沟道区共同布置。电路（120）易于制造且具有优异的电子特性。

3. 发明申请

WO2003081675A1 VERFAHREN ZUM HERSTELLEN EINES SOI-FELDEFFEKTTRANSISTORS UND SOI-FELDEFFEKTTRANSISTOR 审中-公开
标题翻译：制造方法SOI场效应晶体管和SOI场效应晶体管
公开(公告)号：WO2003081675A1
公开(公告)日：2003-10-02
申请号：PCT/DE2003/000933
申请日：2003-03-20
申请人： INFINEON TECHNOLOGIES AG , GÖTTSCHE, Ralf , PACHA, Christian , SCHULZ, Thomas , STEINHÖGL, Werner
发明人： GÖTTSCHE, Ralf , PACHA, Christian , SCHULZ, Thomas , STEINHÖGL, Werner
IPC分类号： H01L29/786
CPC分类号： H01L29/785 , H01L21/28123 , H01L29/6656 , H01L29/66772 , H01L29/66795 , H01L29/78642 , H01L29/78648 , H01L29/78654
摘要： Die Erfindung betrifft ein Verfahren zum Herstellen eines SOI-Feldeffekttransistors und einen SOI-Feldeffekttransistor. Bei dem Verfahren zum Herstellen eines SOI-Feldeffekttransistors mit vorgegebenen Transistoreigenschaften wird eine lateral begrenzte Schichtenfolge mit einer Gate-isolierenden Schicht und einem Gate-Bereich auf einem Substrat ausgebildet. Ferner wird auf zumindest einem Teil der Seitenwände der lateral begrenzten Schichtenfolge eine Abstandshalter-Schicht mit vorgegebener Dicke ausgebildet. Mittels Einbringens von Dotierstoff in zwei Oberflächen-Bereiche des Substrats, an welche die Abstandshalter-Schicht angrenzt, werden zwei Source-/Drain-Bereiche mit einem vorgegebenen Dotierstoffkonzentrations-Profil ausgebildet, wobei die Schichtenfolge und die Abstandshalter-Schicht derart eingerichtet sind, dass sie eine Abschattungsstruktur zum Vermeiden des Einbringens von Dotierstoff in einen Oberflächen-Bereich des Substrats zwischen den beiden Source-/Drain-Bereichen bilden. Mittels Einstellens der Dicke der Abstandshalter-Schicht und mittels Einstellens des Dotierstoffkonzentrations-Profils werden die Transistor-Eigenschaften des SOI-Feldeffekttransistors eingestellt.
摘要翻译：本发明涉及一种用于制造SOI场效应晶体管的方法，以及SOI场效应晶体管。在用于制造具有晶体管的特性给定的一个侧向界定层序列用的栅极绝缘层和形成在基板上的栅极区域中的SOI场效应晶体管的方法。此外，形成在侧向界定层序列，具有预定厚度的间隔层的侧壁的至少一部分。将掺杂剂引入到衬底内，其中两个表面区域的手段，间隔层相邻的两个源极/漏极区与预定的掺杂物浓度分布，其中，层的顺序和间隔层被布置成使得它们形成形成遮蔽结构以避免引入的掺杂剂的到两个源/漏区之间的衬底的表面区域。通过设置间隔层和SOI场效应晶体管的晶体管特性的厚度可以通过调节掺杂物浓度分布进行调整。

4. 发明申请

WO2004038802A2 INTEGRIERTE SCHALTUNGSANORDNUNG MIT KONDENSATOREN UND MIT VORZUGSWEISE PLANAREN TRANSISTOREN UND HERSTELLUNGSVERFAHREN 审中-公开
标题翻译：与电容和优选具有平面晶体管和方法集成电路
公开(公告)号：WO2004038802A2
公开(公告)日：2004-05-06
申请号：PCT/DE2003/003354
申请日：2003-10-10
申请人： INFINEON TECHNOLOGIES AG , BREDERLOW, Ralf , HARTWICH, Jessica , PACHA, Christian , RÖSNER, Wolfgang , SCHULZ, Thomas
发明人： BREDERLOW, Ralf , HARTWICH, Jessica , PACHA, Christian , RÖSNER, Wolfgang , SCHULZ, Thomas
IPC分类号： H01L27/12
CPC分类号： H01L27/1085 , H01L21/84 , H01L27/10805 , H01L27/1203
摘要： Erläutert wird unter anderem eine integrierte Schaltungsanordnung (140), die einen vorzugsweise planaren Transistor (142) und einen Kondensator (144) enthält. Die untere Elektrode des Kondensators (144) ist gemeinsam mit einem Kanalbereich des Transistors (142) in einem SOI-Substrat angeordnet. Die Schaltungsanordnung (140) ist einfach herzustellen und hat hervorragende elektronische Eigenschaften.
摘要翻译：进行了说明，除其他外，其包含优选的平面型晶体管（142）和电容器（144）的集成电路装置（140）。电容器（144）的下部电极与在SOI衬底的晶体管（142）的沟道区布置在一起。所述电路（140）是易产生并具有优异的电子性质。

5. 发明申请

WO2006087381A1 TRENCH-GATE ELECTRODE FOR FINFET DEVICE 审中-公开
标题翻译：用于FINFET器件的TRENCH-GATE电极
公开(公告)号：WO2006087381A1
公开(公告)日：2006-08-24
申请号：PCT/EP2006/060077
申请日：2006-02-17
申请人： INFINEON TECHNOLOGIES AG , SCHULZ, Thomas
发明人： SCHULZ, Thomas
IPC分类号： H01L29/786 , H01L21/336 , H01L29/423
CPC分类号： H01L29/785 , H01L29/42384 , H01L29/66553 , H01L29/6656 , H01L29/66628 , H01L29/66795 , H01L29/78684 , H01L29/78687
摘要： A FinFET device having a trench-gate electrode, and a method of manufacture, is provided. The trench-gate electrode may be fabricated by forming a mask layer on a substrate having a semiconductor layer, e.g., silicon, formed thereon. A trench is formed in the mask layer and fins are formed in the exposed region of the underlying semiconductor layer. A gate electrode may be formed in the trench by, for example, depositing a gate electrode material such that the trench is filled, planarizing the surface to the surface of the mask layer, and optionally forming a recess in the surface of the gate electrode. Spacers may be formed in the trench and an optional gate dielectric layer may be formed over the fins prior to depositing the gate electrode material. Raised source and drain regions maybe used by using selective epitaxial growth processes.
摘要翻译：提供了具有沟槽栅电极的FinFET器件及其制造方法。沟槽栅电极可以通过在其上形成有半导体层（例如硅）的衬底上形成掩模层来制造。在掩模层中形成沟槽，并且在下面的半导体层的暴露区域中形成翅片。可以通过例如沉积栅极电极材料形成栅电极，使得沟槽被填充，将表面平坦化到掩模层的表面，并且可选地在栅电极的表面中形成凹陷。可以在沟槽中形成间隔物，并且可以在沉积栅电极材料之前在鳍上方形成可选的栅极介电层。通过使用选择性外延生长工艺可以使用升高的源极和漏极区域。

6. 发明申请

WO2004023562A1 HALBLEITERSPEICHER MIT VERTIKALEN SPEICHERTRANSISTOREN UND VERFAHREN ZU DESSEN HERSTELLUNG 审中-公开
标题翻译：带竖存储器晶体管和方法半导体存储器ITS
公开(公告)号：WO2004023562A1
公开(公告)日：2004-03-18
申请号：PCT/EP2003/009295
申请日：2003-08-21
申请人： INFINEON TECHNOLOGIES AG , HOFMANN, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , SCHULZ, Thomas , SPECHT, Michael
发明人： HOFMANN, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , SCHULZ, Thomas , SPECHT, Michael
IPC分类号： H01L29/792
CPC分类号： H01L21/28282 , H01L29/66833 , H01L29/792 , H01L29/7923 , H01L29/7926
摘要： Die Erfindung betrifft einen Halbleiterspeicher mit einer Vielzahl von Speicherzellen, wobei jede der Speicherzellen umfasst: - eine auf einem Substrat (p-sub) angeordnete Halbleiterschicht (p-well), deren Halbleiteroberfläche zumindest eine Stufe zwischen einem tieferen (10) und einem in Substratnormalenrichtung höheren (12) Halbleiterbereich aufweist; - zumindest einen in dem tieferen Halbleiterbereich (10) ausgebildeten leitfähig dotierten tieferen Kontaktbereich (22, 24) und einen in dem höheren Halbleiterbereich (12) ausgebildeten leitfähig dotierten höheren Kontaktbereich (20) , - zumindest einen Kanalbereich, welcher sich in der Halbleiterschicht (p-well) zwischen dem tieferen (22, 24) und dem höheren Kontaktbereich (20) erstreckt; - zumindest eine zum Einfangen und Abgeben von Ladungsträgern ausgelegte elektrisch isolierende Trapping-Schicht (28), welche an einer an den Kanalbereich angrenzenden Gateoxidschicht (26) angeordnet ist; und - zumindest eine Gateelektrode (32) zur Steuerung der elektrischen Leitfähigkeit des Kanalbereichs, wobei die Gateelektrode (32) bereichsweise an eine an der TrappingSchicht (28) angeordnete Steueroxidschicht (30) und bereichsweise an die an dem Kanalbereich angeordnete Gateoxidschicht (26) angrenzt.
摘要翻译：本发明涉及一种具有多个存储器单元的半导体存储器，每个所述存储器单元包括： - 布置在基片（P-SUB）的半导体层（p阱），半导体表面的至少一个下部（10）之间的步骤和一个在基板的法线方向上的一个具有较高（12）的半导体区域; - 至少在更深的半导体区域中的一个（10）形成的导电掺杂更深接触区域（22，24），并在较高的半导体区域（12）的导电形成较高掺杂接触区（20）， - 至少一个信道区域延伸（在半导体层p -Well）下（22，24之间延伸）和更高的接触区域（20）; - 至少一个设计用于捕集和发光载流子的电绝缘俘获层（28），其设置在邻近所述栅极氧化物层（26）的沟道区的位置; 和 - 用于控制所述沟道区域的导电性，至少一个栅电极（32），其中，所述栅电极（32）相邻的区域，其被布置在在所述俘获层（28）Steueroxidschicht（30）且部分地对设置在所述栅极氧化物层（26）的沟道区域。

7. 发明申请

WO2003015182A2 STEG-FELDEFFEKTTRANSISTOR UND VERFAHREN ZUR HERSTELLUNG EINES STEG-FELDEFFEKTTRANSISTORS 审中-公开
标题翻译： STEG场效应晶体管和制造BAR-场效应晶体管的方法
公开(公告)号：WO2003015182A2
公开(公告)日：2003-02-20
申请号：PCT/DE2002/002760
申请日：2002-07-26
申请人： INFINEON TECHNOLOGIES AG , HOFMANN, Franz , KRETZ, Johannes , ROESNER, Wolfgang , SCHULZ, Thomas
发明人： HOFMANN, Franz , KRETZ, Johannes , ROESNER, Wolfgang , SCHULZ, Thomas
IPC分类号： H01L29/786
CPC分类号： H01L29/785 , H01L29/66795
摘要： Der Steg-Feldeffekttransistor weist ein Substrat, einen Steg über dem Substrat, sowie einen Drain-Bereich und einen Source-Bereich ausserhalb des Steges über dem Substrat auf. Der Steg dient als Kanal zwischen Source-Bereich und Drain-Bereich. Source- und Drain-Bereich werden erst nach dem Erzeugen des Gates gebildet.
摘要翻译：鳍状场效应晶体管包括：基板;所述基板上的脊，和一个漏区和脊到基板以外的源极区。脊用作源极区和漏极区之间的沟道。源极和漏极区域中的栅极的形成之后形成。

8. 发明申请

WO2002084757A1 HETEROSTRUKTUR-BAUELEMENT 审中-公开
标题翻译：异质结构COMPONENT
公开(公告)号：WO2002084757A1
公开(公告)日：2002-10-24
申请号：PCT/DE2002/001362
申请日：2002-04-11
申请人： INFINEON TECHNOLOGIES AG , HOFMANN, Franz , LUYKEN, Richard, Johannes , ROESNER, Wolfgang , SCHULZ, Thomas
发明人： HOFMANN, Franz , LUYKEN, Richard, Johannes , ROESNER, Wolfgang , SCHULZ, Thomas
IPC分类号： H01L51/20
CPC分类号： H01L51/0595 , B82Y10/00 , H01L51/0048 , H01L51/0587
摘要： Die Erfindung schafft ein Heterostruktur-Bauelement, das in Form einer einzelnen Hetero-Nanoröhre ausgebildet ist, die entlang ihrer Längsrichtung mehrere Bereiche aufweist, in denen sie jeweils eine unterschiedliche Energiebandlücke hat. Insbesondere kann die Hetero-Nanoröhre in einem Bereich entweder isolierend, halbleitend oder metallisch leitend sein, und sie kann je aus einer Kohlenstoff-Nanoröhre oder einer Bornitrid-Nanoröhre gebildet sein. Die Erfindung schafft weiter ein Verfahren zum Herstellen eines solchen Heterostruktur- bauelements.
摘要翻译：本发明提供一种异质结构装置，其是在具有沿其纵向方向的多个区域，其中它们各自具有不同的能带隙具有单异质纳米管的形式。更具体地，杂纳米管可以是绝缘层，半导体或金属导电的区域中，并且它们可以碳纳米管或一氮化硼纳米管的在每个形成。本发明进一步提供用于制造这样的异质结构的处理设备。

9. 发明申请

WO2004040668A2 FELDEFFEKTTRANSISTOR-ANORDNUNG UND SCHALTKREIS-ARRAY 审中-公开
标题翻译：场效应晶体管布置和电路阵列
公开(公告)号：WO2004040668A2
公开(公告)日：2004-05-13
申请号：PCT/DE2003/003612
申请日：2003-10-30
申请人： INFINEON TECHNOLOGIES AG , GRAHAM, Andrew , HOFMANN, Franz , HÖNLEIN, Wolfgang , KRETZ, Johannes , KREUPL, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , RÖSNER, Wolfgang , SCHULZ, Thomas , SPECHT, Michael
发明人： GRAHAM, Andrew , HOFMANN, Franz , HÖNLEIN, Wolfgang , KRETZ, Johannes , KREUPL, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , RÖSNER, Wolfgang , SCHULZ, Thomas , SPECHT, Michael
IPC分类号： H01L51/20
CPC分类号： G11C13/025 , B82Y10/00 , G11C2213/17 , H01L27/283 , H01L51/0048 , H01L51/0052 , H01L51/0512
摘要： Die Erfindung betrifft eine Feldeffekttransistor-Anordnung und ein Schaltkreis-Array. Die Feldeffekttransistor-Anordnung enthält ein Substrat, eine erste Verdrahtungsebene mit einem ersten Source-/Drain-Bereich auf dem Substrat und eine zweite Verdrahtungsebene mit einem zweiten Source-/Drain-Bereich über der ersten Verdrahtungsebene. Ferner enthält die Feldeffekttransistor-Anordnung mindestens ein vertikales Nanoelement als Kanal-Bereich, das zwischen den Verdrahtungsebenen angeordnet und mit beiden gekoppelt ist. Das Nanoelement ist zumindest teilweise von elektrisch leitfähigem Material als Gate-Bereich umgeben, wobei elektrisch isolierendes Material als Gate-isolierende Schicht zwischen dem Nanoelement und dem elektrisch leitfähigen Material vorgesehen ist.
摘要翻译：本发明涉及一种场效应晶体管装置和电路阵列。所述场效应晶体管器件包括衬底，其具有第一源的第一布线层中的基板和第二布线层上/漏极区与第二源极/漏极区域在所述第一布线电平。此外，场效应晶体管装置包括至少一个垂直nanoelement作为设置在布线层之间，并耦合到沟道区。纳米元件至少部分地由导电材料包围的栅极区域，所述电绝缘材料作为纳米元件和所述导电材料之间的栅绝缘层提供。

10. 发明申请

WO2004023557A2 HALBLEITERSPEICHER MIT VERTIKALEN SPEICHERTRANSISTOREN IN EINER ZELLENFELDANORDNUNG MIT 1-2F2 - ZELLEN 审中-公开
标题翻译：在WITH 1-2F <2>一种电池技术领域的排列方式垂直存储器晶体管半导体存储器 - 细胞
公开(公告)号：WO2004023557A2
公开(公告)日：2004-03-18
申请号：PCT/EP2003/009296
申请日：2003-08-21
申请人： INFINEON TECHNOLOGIES AG , HOFMANN, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , SCHULZ, Thomas , SPECHT, Michael
发明人： HOFMANN, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , SCHULZ, Thomas , SPECHT, Michael
IPC分类号： H01L27/115
CPC分类号： H01L29/7926 , H01L21/28282 , H01L27/115 , H01L27/11568 , H01L29/66833 , H01L29/792 , H01L29/7923
摘要： Die Erfindung betrifft einen Halbleiterspeicher mit einer Vielzahl von Speicherzellen, wobei jede der Speicherzellen vier vertikale Speichertransistoren mit Trapping-Schichten umfaßt. Die höheren Kontaktbereiche sind in einer sich schräg zu den Zeilen und Spalten des Zellenfeldes erstreckenden höheren Halbleiterbereichen ausgebildet, wobei die Gateelektrode vorzugsweise an den Stufenseitenflächen des höheren Halbleiterbereichs geführt wird. Eine Speicherdichte von 1-2F 2 pro Bit ist so erzielbar.
摘要翻译：本发明涉及一种具有多个存储器单元的半导体存储器，每个所述存储器单元包括与存储器捕集层四个垂直晶体管。在倾斜于延伸更高半导体区域中的单元阵列的行和列形成在较高的接触区，所述栅极电极优选在较高的半导体区域的工序侧区域进行。 1-2F <2>的每比特的存储密度是可以实现的。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式