专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2004023562A1 HALBLEITERSPEICHER MIT VERTIKALEN SPEICHERTRANSISTOREN UND VERFAHREN ZU DESSEN HERSTELLUNG 审中-公开
标题翻译：带竖存储器晶体管和方法半导体存储器ITS
公开(公告)号：WO2004023562A1
公开(公告)日：2004-03-18
申请号：PCT/EP2003/009295
申请日：2003-08-21
申请人： INFINEON TECHNOLOGIES AG , HOFMANN, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , SCHULZ, Thomas , SPECHT, Michael
发明人： HOFMANN, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , SCHULZ, Thomas , SPECHT, Michael
IPC分类号： H01L29/792
CPC分类号： H01L21/28282 , H01L29/66833 , H01L29/792 , H01L29/7923 , H01L29/7926
摘要： Die Erfindung betrifft einen Halbleiterspeicher mit einer Vielzahl von Speicherzellen, wobei jede der Speicherzellen umfasst: - eine auf einem Substrat (p-sub) angeordnete Halbleiterschicht (p-well), deren Halbleiteroberfläche zumindest eine Stufe zwischen einem tieferen (10) und einem in Substratnormalenrichtung höheren (12) Halbleiterbereich aufweist; - zumindest einen in dem tieferen Halbleiterbereich (10) ausgebildeten leitfähig dotierten tieferen Kontaktbereich (22, 24) und einen in dem höheren Halbleiterbereich (12) ausgebildeten leitfähig dotierten höheren Kontaktbereich (20) , - zumindest einen Kanalbereich, welcher sich in der Halbleiterschicht (p-well) zwischen dem tieferen (22, 24) und dem höheren Kontaktbereich (20) erstreckt; - zumindest eine zum Einfangen und Abgeben von Ladungsträgern ausgelegte elektrisch isolierende Trapping-Schicht (28), welche an einer an den Kanalbereich angrenzenden Gateoxidschicht (26) angeordnet ist; und - zumindest eine Gateelektrode (32) zur Steuerung der elektrischen Leitfähigkeit des Kanalbereichs, wobei die Gateelektrode (32) bereichsweise an eine an der TrappingSchicht (28) angeordnete Steueroxidschicht (30) und bereichsweise an die an dem Kanalbereich angeordnete Gateoxidschicht (26) angrenzt.
摘要翻译：本发明涉及一种具有多个存储器单元的半导体存储器，每个所述存储器单元包括： - 布置在基片（P-SUB）的半导体层（p阱），半导体表面的至少一个下部（10）之间的步骤和一个在基板的法线方向上的一个具有较高（12）的半导体区域; - 至少在更深的半导体区域中的一个（10）形成的导电掺杂更深接触区域（22，24），并在较高的半导体区域（12）的导电形成较高掺杂接触区（20）， - 至少一个信道区域延伸（在半导体层p -Well）下（22，24之间延伸）和更高的接触区域（20）; - 至少一个设计用于捕集和发光载流子的电绝缘俘获层（28），其设置在邻近所述栅极氧化物层（26）的沟道区的位置; 和 - 用于控制所述沟道区域的导电性，至少一个栅电极（32），其中，所述栅电极（32）相邻的区域，其被布置在在所述俘获层（28）Steueroxidschicht（30）且部分地对设置在所述栅极氧化物层（26）的沟道区域。

2. 发明申请

WO2004040668A2 FELDEFFEKTTRANSISTOR-ANORDNUNG UND SCHALTKREIS-ARRAY 审中-公开
标题翻译：场效应晶体管布置和电路阵列
公开(公告)号：WO2004040668A2
公开(公告)日：2004-05-13
申请号：PCT/DE2003/003612
申请日：2003-10-30
申请人： INFINEON TECHNOLOGIES AG , GRAHAM, Andrew , HOFMANN, Franz , HÖNLEIN, Wolfgang , KRETZ, Johannes , KREUPL, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , RÖSNER, Wolfgang , SCHULZ, Thomas , SPECHT, Michael
发明人： GRAHAM, Andrew , HOFMANN, Franz , HÖNLEIN, Wolfgang , KRETZ, Johannes , KREUPL, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , RÖSNER, Wolfgang , SCHULZ, Thomas , SPECHT, Michael
IPC分类号： H01L51/20
CPC分类号： G11C13/025 , B82Y10/00 , G11C2213/17 , H01L27/283 , H01L51/0048 , H01L51/0052 , H01L51/0512
摘要： Die Erfindung betrifft eine Feldeffekttransistor-Anordnung und ein Schaltkreis-Array. Die Feldeffekttransistor-Anordnung enthält ein Substrat, eine erste Verdrahtungsebene mit einem ersten Source-/Drain-Bereich auf dem Substrat und eine zweite Verdrahtungsebene mit einem zweiten Source-/Drain-Bereich über der ersten Verdrahtungsebene. Ferner enthält die Feldeffekttransistor-Anordnung mindestens ein vertikales Nanoelement als Kanal-Bereich, das zwischen den Verdrahtungsebenen angeordnet und mit beiden gekoppelt ist. Das Nanoelement ist zumindest teilweise von elektrisch leitfähigem Material als Gate-Bereich umgeben, wobei elektrisch isolierendes Material als Gate-isolierende Schicht zwischen dem Nanoelement und dem elektrisch leitfähigen Material vorgesehen ist.
摘要翻译：本发明涉及一种场效应晶体管装置和电路阵列。所述场效应晶体管器件包括衬底，其具有第一源的第一布线层中的基板和第二布线层上/漏极区与第二源极/漏极区域在所述第一布线电平。此外，场效应晶体管装置包括至少一个垂直nanoelement作为设置在布线层之间，并耦合到沟道区。纳米元件至少部分地由导电材料包围的栅极区域，所述电绝缘材料作为纳米元件和所述导电材料之间的栅绝缘层提供。

3. 发明申请

WO2004023557A2 HALBLEITERSPEICHER MIT VERTIKALEN SPEICHERTRANSISTOREN IN EINER ZELLENFELDANORDNUNG MIT 1-2F2 - ZELLEN 审中-公开
标题翻译：在WITH 1-2F <2>一种电池技术领域的排列方式垂直存储器晶体管半导体存储器 - 细胞
公开(公告)号：WO2004023557A2
公开(公告)日：2004-03-18
申请号：PCT/EP2003/009296
申请日：2003-08-21
申请人： INFINEON TECHNOLOGIES AG , HOFMANN, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , SCHULZ, Thomas , SPECHT, Michael
发明人： HOFMANN, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , SCHULZ, Thomas , SPECHT, Michael
IPC分类号： H01L27/115
CPC分类号： H01L29/7926 , H01L21/28282 , H01L27/115 , H01L27/11568 , H01L29/66833 , H01L29/792 , H01L29/7923
摘要： Die Erfindung betrifft einen Halbleiterspeicher mit einer Vielzahl von Speicherzellen, wobei jede der Speicherzellen vier vertikale Speichertransistoren mit Trapping-Schichten umfaßt. Die höheren Kontaktbereiche sind in einer sich schräg zu den Zeilen und Spalten des Zellenfeldes erstreckenden höheren Halbleiterbereichen ausgebildet, wobei die Gateelektrode vorzugsweise an den Stufenseitenflächen des höheren Halbleiterbereichs geführt wird. Eine Speicherdichte von 1-2F 2 pro Bit ist so erzielbar.
摘要翻译：本发明涉及一种具有多个存储器单元的半导体存储器，每个所述存储器单元包括与存储器捕集层四个垂直晶体管。在倾斜于延伸更高半导体区域中的单元阵列的行和列形成在较高的接触区，所述栅极电极优选在较高的半导体区域的工序侧区域进行。 1-2F <2>的每比特的存储密度是可以实现的。

4. 发明申请

WO2004040667A1 NICHTFLÜCHTIGE SPEICHERZELLE, SPEICHERZELLEN-ANORDNUNG UND VERFAHREN ZUM HERSTELLEN EINER NICHTFLÜCHTIGEN SPEICHERZELLE 审中-公开
标题翻译：非易失性存储器单元，存储器单元装置及其制造方法非挥发性记忆体单元
公开(公告)号：WO2004040667A1
公开(公告)日：2004-05-13
申请号：PCT/DE2003/003588
申请日：2003-10-29
申请人： INFINEON TECHNOLOGIES AG , GRAHAM, Andrew , HOFMANN, Franz , HÖNLEIN, Wolfgang , KRETZ, Johannes , KREUPL, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , RÖSNER, Wolfgang , SCHULZ, Thomas , SPECHT, Michael
发明人： GRAHAM, Andrew , HOFMANN, Franz , HÖNLEIN, Wolfgang , KRETZ, Johannes , KREUPL, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , RÖSNER, Wolfgang , SCHULZ, Thomas , SPECHT, Michael
IPC分类号： H01L51/20
CPC分类号： H01L29/7888 , B82Y10/00 , G11C13/025 , G11C2213/17 , H01L21/28282 , H01L21/84 , H01L27/115 , H01L27/11568 , H01L27/1203 , H01L27/28 , H01L29/66833 , H01L29/792 , H01L29/7926 , H01L51/0048 , H01L51/0052 , H01L51/057
摘要： Die Erfindung betrifft eine nichtflüchtige Speicherzelle, eine Speicherzellen-Anordnung und ein Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle. Die nichtflüchtige Speicherzelle enthält einen Vertikal-Feldeffekttransistor mit einem als Kanal-Bereich eingerichteten Nanoelement und eine das Nanoelement zumindest teilweise umgebende elektrisch isolierende Schicht als Ladungsspeicherschicht und als Gate-isolierende Schicht. Diese ist derart eingerichtet, dass elektrische Ladungsträger selektiv darin einbringbar oder daraus entfernbar sind, und dass die elektrische Leitfähigkeit des Nanoelements charakteristisch von in der elektrisch isolierenden Schicht eingebrachten elektrischen Ladungsträgern beinflussbar ist.
摘要翻译：本发明涉及一种非易失性存储器单元，存储器单元阵列和制造非易失性存储器单元的方法。非易失性存储器单元包括：具有沟道区的纵向场效应晶体管被设置为一个nanoelement和nanoelement至少部分地包围电绝缘层作为电荷存储层和所述栅绝缘层。这被构造成使得电荷载流子在其中被引入到或选择性地移除，并且所述nanoelement的电导率是引入到所述电绝缘层的电荷载流子beinflussbar的特征。

5. 发明申请

WO2004040644A2 SPEICHERZELLE, SPEICHERZELLEN-ANORDNUNG, STRUKTURIER-ANORDNUNG UND VERFAHREN ZUM HERSTELLEN EINER SPEICHERZELLE 审中-公开
标题翻译：存储器单元，存储器单元布置，结构布置和用于产生存储器单元的方法
公开(公告)号：WO2004040644A2
公开(公告)日：2004-05-13
申请号：PCT/DE2003/003589
申请日：2003-10-29
申请人： INFINEON TECHNOLOGIES AG , GRAHAM, Andrew , HOFMANN, Franz , HÖNLEIN, Wolfgang , KRETZ, Johannes , KREUPL, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , RÖSNER, Wolfgang , SCHULZ, Thomas , SPECHT, Michael
发明人： GRAHAM, Andrew , HOFMANN, Franz , HÖNLEIN, Wolfgang , KRETZ, Johannes , KREUPL, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , RÖSNER, Wolfgang , SCHULZ, Thomas , SPECHT, Michael
IPC分类号： H01L21/8239
CPC分类号： G11C13/025 , B82Y10/00 , G11C13/0033 , G11C2213/16 , H01L27/10841 , H01L27/10864 , H01L27/10876 , H01L27/283 , H01L51/0048 , H01L51/0052 , H01L51/0512 , H01L51/057
摘要： Die Erfindung betrifft eine Speicherzelle, eine Speicherzellen-Anordnung, eine Strukturier-Anordnung und ein Verfahren zum Herstellen einer Speicherzelle. Die Speicherzelle hat einen Vertikal-Schalt-Transistor und einen Speicher-Kondensator, wobei der Vertikal-Schalt-Transistor eine halbleitende Nanostruktur aufweist, die auf zumindest einem Teil des Speicher-Kondensators aufgewachsen ist.
摘要翻译：存储器单元，存储器单元布置，构造布置以及用于制造存储器单元的方法技术领域本发明涉及一种存储器单元，存储器单元具有垂直开关晶体管和存储电容器，垂直开关晶体管具有在至少部分存储电容器上生长的半导体纳米结构

6. 发明申请

WO2004040666A1 VERTIKAL INTEGRIERTES BAUELEMENT, BAUELEMENT-ANORDNUNG UND VERFAHREN ZUM HERSTELLEN EINES VERTIKAL INTEGRIERTEN BAUELEMENTS 审中-公开
标题翻译：垂直集成组件，部件布置和方法产生垂直集成组件
公开(公告)号：WO2004040666A1
公开(公告)日：2004-05-13
申请号：PCT/DE2003/003587
申请日：2003-10-29
申请人： INFINEON TECHNOLOGIES AG , GRAHAM, Andrew , HOFMANN, Franz , HÖNLEIN, Wolfgang , KRETZ, Johannes , KREUPL, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , RÖSNER, Wolfgang , SCHULZ, Thomas , SPECHT, Michael
发明人： GRAHAM, Andrew , HOFMANN, Franz , HÖNLEIN, Wolfgang , KRETZ, Johannes , KREUPL, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , RÖSNER, Wolfgang , SCHULZ, Thomas , SPECHT, Michael
IPC分类号： H01L51/20
CPC分类号： H01L29/78642 , B82Y10/00 , H01L27/283 , H01L29/0673 , H01L29/0676 , H01L29/66439 , H01L29/66742 , H01L29/66787 , H01L29/775 , H01L51/0048 , H01L51/0052 , H01L51/0512
摘要： Die Erfindung betrifft ein vertikal integriertes Bauelement, eine Bauelement-Anordnung und ein Verfahren zum Herstellen eines vertikal integrierten Bauelements. Das vertikal integrierte Bauelement hat eine erste elektrisch leitfähige Schicht (101), eine teilweise aus dielektrischem Material ausgebildete Mittel-Schicht (102) auf der ersten elektrisch leitfähigen Schicht, eine zweite elektrisch leitfähige Schicht (103), auf der Mittel-Schicht und eine in ein in die Mittel-Schicht eingebrachtes Durchgangsloch integrierte Nanostruktur (104) mit einem ersten, mit der ersten elektrisch leitfähigen Schicht gekoppelten Endabschnitt und mit einem zweiten, mit der zweiten elektrisch leitfähigen Schicht gekoppelten Endabschnitt. Die Mittel-Schicht weist zwischen zwei benachbarten dielektrischen Teilschichten (102a, 102b) eine dritte elektrisch leitfähige Schicht (105) auf, deren Dicke geringer ist als die Dicke von zumindest einer der dielektrischen Teilschichten.
摘要翻译：本发明涉及一种垂直整合的部件，一个部件布置和用于制造垂直集成部件的方法。具有在第一导电层（101），由电介质材料中间层（102）的第一导电层上形成的部分的开口，所述中心层上的第二导电层（103）和一个垂直集成部件通孔集成纳米结构（104）具有耦合到所述第一导电层与第二端部以及与所述第二导电层的端部的第一输入引入到中间层。中间层具有两个相邻的电介质子层（102A，102B）的第三导电层（105），其厚度比电介质子层中的至少一个的厚度小之间。

7. 发明申请

WO2004023519A3 HOCHDICHTER NROM-FINFET 审中-公开
公开(公告)号：WO2004023519A3
公开(公告)日：2004-03-18
申请号：PCT/EP2003/009297
申请日：2003-08-21
申请人： INFINEON TECHNOLOGIES AG , HOFMANN, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , RÖSNER, Wolfgang , SPECHT, Michael
发明人： HOFMANN, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , RÖSNER, Wolfgang , SPECHT, Michael
IPC分类号： H01L27/115
摘要： Die Erfindung betrifft einen Halbleiterspeicher mit einer Vielzahl von Speicherzellen, wobei jede Speicherzelle umfasst: einen ersten Leitfähig dotierten Kontaktbereich (S/D), einen zweiten leitfähig dotierten Kontaktbereich (S/D) und einen dazwischen angeordneten Kanalbereich, welche in einer stegartigen Rippe (FIN) aus Halbleitermaterial ausgebildet und in dieser Reihenfolge in Längsrichtung der Rippe (FIN) hintereinander angeordnet sind; eine zum Programmieren der Speicherzelle ausgelegte Speicherschicht (18), welche durch eine erste Isolatorschicht (20) beabstandet auf der Rippenoberseite (10) angeordnet ist, wobei die Speicherschicht (18) über zumindest eine (12) der Rippenseitenflächen (12) in Normalenrichtung der einen Rippenseitenfläche (12) hinausragt, so dass die eine Rippenseitenfläche (12) und die Rippenoberseite (10) eine Injektionskante (16) zur Injektion von Ladungsträgern von dem Kanalbereich in die Speicherschicht (18) bilden; und zumindest eine Gateelektrode (WL1).

8. 发明申请

WO2005104238A1 FIN-FELDEFFEKTTRANSISTOR-ANORDNUNG UND VERFAHREN ZUM HERSTELLEN EINER FIN-FELDEFFEKTTRANSISTOR-ANORDNUNG 审中-公开
标题翻译：鳍式场效晶体管及其制造方法鳍式场效晶体管装置
公开(公告)号：WO2005104238A1
公开(公告)日：2005-11-03
申请号：PCT/DE2005/000746
申请日：2005-04-22
申请人： INFINEON TECHNOLOGIES AG , HOFMANN, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes
发明人： HOFMANN, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes
IPC分类号： H01L29/786
CPC分类号： H01L21/845 , H01L27/1211 , H01L29/66795 , H01L29/785 , H01L29/78636
摘要： Die Erfindung betrifft eine Fin-Feldeffekttransistor-Anordnung mit einem Substrat, mit einem ersten Fin-Feldeffekttransistor auf und/oder in dem Substrat, der eine Finne aufweist, in welcher der Kanal-Bereich zwischen dem ersten und dem zweiten Source-/Drain-Bereich gebildet ist, und über welcher der Gate-Bereich gebildet ist, und mit einem zweiten Fin-Feldeffekttransistor auf und/oder in dem Substrat, der eine Finne aufweist, in welcher der Kanal-Bereich zwischen dem ersten und dem zweiten Source-/Drain-Bereich gebildet ist, und über welcher der Gate-Bereich gebildet ist, wobei die Höhe der Finne des ersten Fin-Feldeffekttransistors größer ist als die Höhe der Finne des zweiten Fin-Feldeffekttransistors.
摘要翻译：本发明涉及一种鳍式场效应晶体管装置与具有第一鳍式场效应晶体管和衬底/或在衬底上，其中有一个翅片在所述第一和第二源极之间的沟道区/漏区被形成，并且在其上形成的栅极区，以及上和/或在衬底上，其具有一鳍的第二鳍式场效应晶体管，其中第一和第二源极/漏极之间的沟道区区域中形成，并且在其栅极区域中形成，其中，所述第一鳍式场效应晶体管的鳍的高度大于所述第二鳍式场效应晶体管的鳍的高度大。

9. 发明申请

WO2004107435A1 NROM-HALBLEITERSPEICHERVORRICHTUNG UND HERSTELLUNGSVERFAHREN 审中-公开
标题翻译： NROM半导体存储装置及方法
公开(公告)号：WO2004107435A1
公开(公告)日：2004-12-09
申请号：PCT/EP2004/004772
申请日：2004-05-05
申请人： INFINEON TECHNOLOGIES AG , HOFMANN, Franz , LANDGRAF, Erhard , SPECHT, Michael
发明人： HOFMANN, Franz , LANDGRAF, Erhard , SPECHT, Michael
IPC分类号： H01L21/8246
CPC分类号： H01L27/11568 , H01L27/115 , H01L29/66833 , H01L29/7923
摘要： Die vorliegende Erfindung schafft ein Herstellungsverfahren für eine NROM-Halbleiterspeichervorrichtung und eine entsprechende NROM-Halbleiterspeichervorrichtung. Das Herstellungsverfahren weist folgende Schritte auf: Vorsehen einer Mehrzahl von voneinander beabstandeten u-förmigen MOSFETS (T1, T2, T3; T1', T2', T3') mit einem zum Ladungseinfang geeigneten Mehrschicht-Dielektrikum, insbesondere einem ONO-Dielektrikum (5), entlang von Reihen in einer ersten Richtung (x) und entlang von Spalten in einer zweiten Richtung (y) in Gräben (2) in einem Halbleitersubstrat (1); Vorsehen von Source/Drainbereichen (15) zwischen den u-förmigen MOSFETS (T1, T2, T3; T1', T2', T3') in Zwischenräumen zwischen den Reihen, welche parallel zu den Spalten verlaufen; Vorsehen von Isolationsgräben (20) in den Source/ Drainbereichen (15) zwischen den u-förmigen MOSFETS (T1, T2, T3; T1', T2', T3') benachbarter Spalten bis zu einer bestimmten Tiefe im Halbleitersubstrat (1), welche die Source/ Drainbereiche (15) in jeweilige Bitleitungen (BL1-BL4) aufschneiden; Auffüllen der Isolationsgräben (20) mit einem Isolationsmaterial (10''; 10'''); und Vorsehen von Wortleitungen (WL1, WL2) zum Anschließen jeweiliger Reihen von u-förmigen MOSFETS (T1, T2, T3; T1', T2', T3').
摘要翻译：本发明提供了一种NROM半导体存储器件和相应的NROM半导体存储器件的制造方法。所述制造方法包括以下步骤：提供多个间隔开的U形的MOSFET（T1，T2，T3; T1“ T2' ，T3”）配有一个适合于电荷捕捉多层电介质，特别是ONO电介质（5）沿着在第一方向（X）的行和沿在半导体衬底（1）在沟槽（2）的第二方向（y）的列; 在各行之间的空间，该表面平行于所述列;所述U形MOSFET之间的源极/漏极区域（15）（T1“ T2' ，T3” T1，T2，T3）的规定; 提供了隔离沟槽（20）在U形的MOSFET之间的源/漏区（15）（T1，T2，T3; T1“ T2' ，T3”）相邻列的一定深度中的半导体衬底（1），其剖开源/漏区（15）到相应的位线（BL1-BL4）; 用绝缘材料（“; 10“”“10”）填充隔离沟槽（20）; 和提供字线（WL1，WL2），用于连接U形的MOSFET（T1，T2，T3; T1 'T2' ，T3'）的各自的行。

10. 发明申请

WO2003096424A1 NICHT-FLÜCHTIGER FLASH-HALBLEITERSPEICHER UND HERSTELLUNGSVERFAHREN 审中-公开
标题翻译：非易失性闪存半导体存储器方法
公开(公告)号：WO2003096424A1
公开(公告)日：2003-11-20
申请号：PCT/DE2003/001489
申请日：2003-05-09
申请人： INFINEON TECHNOLOGIES AG , HOFMANN, Franz , LANDGRAF, Erhard , RÖSNER, Wolfgang , SPECHT, Michael , STAEDELE, Martin
发明人： HOFMANN, Franz , LANDGRAF, Erhard , RÖSNER, Wolfgang , SPECHT, Michael , STAEDELE, Martin
IPC分类号： H01L27/115
CPC分类号： H01L29/7881 , H01L21/28273 , H01L21/845 , H01L27/115 , H01L27/11521 , H01L27/11568 , H01L27/1211 , H01L29/66795 , H01L29/785
摘要： Bei dem Halbleiterspeicher sind eine Vielzahl von FinFET-Anordnungen mit Trapping-Layer (5) oder Floating-Gate-Elektroden als Speichermedium auf einer Oberseite einer Rippe (3) aus Halbleitermaterial vorhanden. Das Material der Gate-Elektroden (4) ist auch auf den beiden Seitenwänden der Rippen zur Ausbildung von Seitenwandtransistoren vorhanden und bildet zwischen den Gate-Elektroden Anteile einer zu der betreffenden Rippe gehörenden Wortleitung.
摘要翻译：在该半导体存储器具有多个与俘获层（5）或浮置栅电极作为存储介质上的半导体材料的一个肋（3）的上表面上存在的FinFET器件。栅电极（4）的材料也存在于肋的两个侧壁以形成侧壁晶体管以及相关的肋字线的一部分形成的部分的栅极电极之间形成上。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式