专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2009050833A1 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置审中-公开
标题翻译：非易失性存储器元件和非易失性存储器元件的非易失性半导体器件
公开(公告)号：WO2009050833A1
公开(公告)日：2009-04-23
申请号：PCT/JP2008/000827
申请日：2008-03-31
申请人：パナソニック株式会社 , 神澤好彦 , 村岡俊作 , 三谷覚 , 魏志強 , 高木剛
发明人：神澤好彦 , 村岡俊作 , 三谷覚 , 魏志強 , 高木剛
IPC分类号： H01L27/10 , H01L45/00 , H01L49/00
CPC分类号： H01L27/101 , H01L27/2409 , H01L27/2436 , H01L27/2481 , H01L45/08 , H01L45/1233 , H01L45/1253 , H01L45/146 , H01L45/1625
摘要：　本発明の不揮発性記憶素子は、第１電極(503)と、第２電極(505)と、第１電極(503)と第２電極(505)との間に介在され、かつ、第１電極(503)と第２電極(505)の間に接するように構成され、両電極(503),(505)間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層(504)とを備える不揮発性素子において、前記第１電極と前記第２電極が異なる元素からなる材料によって構成されている。
摘要翻译：非易失性存储元件由非易失性元件组成，其包括第一电极（503），第二电极（505）和电阻变化层（504），所述电阻变化层介于第一电极（503）和第二电极（505），并且被配置为与第一电极（503）和第二电极（505）接触，并且基于施加在电极（503,505）之间的电信号可逆地改变其电阻值。在非挥发性元件中，第一电极和第二电极由不同元件组成的材料形成。

2. 发明申请

WO2010064410A1 不揮発性記憶素子审中-公开
标题翻译：非易失性存储元件
公开(公告)号：WO2010064410A1
公开(公告)日：2010-06-10
申请号：PCT/JP2009/006515
申请日：2009-12-01
申请人：パナソニック株式会社 , 神澤好彦 , 三谷覚 , 魏志強 , 高木剛 , 片山幸治
发明人：神澤好彦 , 三谷覚 , 魏志強 , 高木剛 , 片山幸治
IPC分类号： H01L27/10 , H01L45/00 , H01L49/00
CPC分类号： H01L27/101 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1625
摘要：　本発明の不揮発性記憶素子は、第１電極（１０３）と、第２電極（１０９）と、第１電極と第２電極との間に配設され、第１電極と第２電極との間に印加される電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層（１０６）と、第１電極と第２電極との少なくとも一方は白金を含む白金含有層（１０７）を備え、抵抗変化層は少なくとも、白金含有層と物理的に接触しない第１の酸素不足型遷移金属酸化物層（１０４）と、第１の酸素不足型遷移金属酸化物層と白金含有層との間に配設され白金含有層と物理的に接触する第２の酸素不足型遷移金属酸化物層（１０５）とを備え、第１の酸素不足型遷移金属酸化物層に含まれる酸素不足型遷移金属酸化物をＭＯｘ、第２の酸素不足型遷移金属酸化物層に含まれる酸素不足型遷移金属酸化物をＭＯｙと表したとき、ｘ＜ｙを満たし、白金含有層は膜厚が１ｎｍ以上２３ｎｍ以下であって抵抗変化層と物理的に接触している。
摘要翻译：公开了一种设置有第一电极（103），第二电极（109）和可变电阻层（106）的非易失性存储元件，可变电阻层（106）被放置在第一电极和第二电极之间并且具有可逆的变化施加在第一电极和第二电极之间的电信号。第一电极和/或第二电极设置有含有铂的含铂层（107）。可变电阻层设置有至少一个不与含铂层物理接触的第一贫氧过渡金属氧化物层（104）和与第二贫氧过渡金属氧化物层（105）物理接触的第二贫氧过渡金属氧化物层（104）并且位于第一贫氧过渡金属氧化物层和含铂层之间。当第一贫氧过渡金属氧化物层中含有的贫氧过渡金属氧化物以MOx表示，并且第二贫氧过渡金属氧化物层中所含的贫氧过渡金属氧化物以MOy表示时， y，并且含铂层具有至少1nm且不大于23nm的膜厚度，并且与可变电阻层物理接触。

3. 发明申请

WO2009136467A1 不揮発性記憶素子、不揮発性記憶装置、および不揮発性記憶素子へのデータ書込方法审中-公开
标题翻译：非易失性存储元件，非易失存储器件以及将数据写入非易失性存储元件的方法
公开(公告)号：WO2009136467A1
公开(公告)日：2009-11-12
申请号：PCT/JP2009/001682
申请日：2009-04-13
申请人：パナソニック株式会社 , 三谷覚 , 神澤好彦 , 片山幸治 , 魏志強 , 高木剛
发明人：三谷覚 , 神澤好彦 , 片山幸治 , 魏志強 , 高木剛
IPC分类号： H01L27/10 , H01L45/00 , H01L49/00
CPC分类号： H01L45/08 , H01L45/1233 , H01L45/1253 , H01L45/146 , H01L45/1625
摘要：　第１電極（５０３）と第２電極（５０５）と、第１電極と第２電極との間に介在する抵抗変化層（５０４）とを備え、第１電極および第２電極間に与えられる正負両極性の電気的信号によって可逆的に第１電極および第２電極間の抵抗値が変化する不揮発性記憶素子であって、抵抗変化層は、酸素不足型のハフニウム酸化物を含み、第１電極および第２電極は、異なる元素から構成され、第１電極を構成する元素の標準電極電位Ｖ１と、第２電極を構成する元素の標準電極電位Ｖ２と、ハフニウムの標準電極電位Ｖ０との関係が、Ｖ１＜Ｖ２かつＶ０＜Ｖ２を満足する、不揮発性記憶素子。
摘要翻译：提供了一种非易失性存储元件，包括：第一电极（503），第二电极（505）和布置在第一电极和第二电极之间的电阻变化层（504）。通过施加在第一电极和第二电极之间的正极性和负极性的电信号可逆地改变第一电极和第二电极之间的电阻值。电阻变化层含有氧缺氧铪氧化物。第一电极和第二电极由不同的化学元素形成。构成第一电极的元件的标准电极电位V1，构成第二电极的元件的标准电极电位V2和铪的标准电极电位VO的关系满足：V1

4. 发明申请

WO2009147790A1 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置审中-公开
标题翻译：非易失性存储元件，非易失性存储器件和非易失性半导体器件
公开(公告)号：WO2009147790A1
公开(公告)日：2009-12-10
申请号：PCT/JP2009/002186
申请日：2009-05-18
申请人：パナソニック株式会社 , 神澤好彦 , 三谷覚 , 魏志強 , 高木剛
发明人：神澤好彦 , 三谷覚 , 魏志強 , 高木剛
IPC分类号： H01L27/10 , G11C13/00 , H01L45/00 , H01L49/00
CPC分类号： H01L27/101 , G11C11/5685 , G11C13/0007 , G11C13/0069 , G11C2013/009 , G11C2213/32 , G11C2213/34 , G11C2213/52 , G11C2213/71 , G11C2213/72 , G11C2213/79 , H01L27/2418 , H01L27/2436 , H01L27/2481 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1625
摘要：　第１電極（１０３）と、第２電極（１０５）と、第１電極と第２電極との間に配設され第１電極を基準とする第２電極の電位である電極間電圧に基づいて可逆的に第１電極と第２電極との間の抵抗値である電極間抵抗値を変化させる可変抵抗層（１０４）と、を備え、可変抵抗層が酸素不足型の遷移金属酸化物を含み、第１電極側と第２電極側とで非対称の構造を有し、可変抵抗層の第１電極側と、可変抵抗層の第２電極側とが、それぞれ、低抵抗状態および高抵抗状態のいずれか一方を択一的にとることにより、３個以上の互いに異なる電極間抵抗値において、電極間電圧が所定の範囲で変化しても電極間抵抗値が変化しない安定状態を取る。
摘要翻译：非易失性存储元件具有设置在第一和第二电极之间的第一电极（103），第二电极（105）和可变电阻层（104），并且可逆地改变电极间电阻，即基于作为参考第一电极的第二电极的电位的电极间电压，第一和第二电极之间的电阻值。可变电阻层含有缺氧型过渡金属氧化物，并且在第一电极侧和第二电极侧具有不对称结构。由于可变电阻层的第一电极侧和可变电阻层的第二电极侧交替地实现低电阻状态或高电阻状态，即使电极间电压在规定范围内变化，三或更多的彼此不同的电极间电阻值，可以实现电极间电阻值不变化的稳定状态。

5. 发明申请

WO2010109803A1 抵抗変化型不揮発性記憶装置审中-公开
标题翻译：电阻变化非易失性存储器件
公开(公告)号：WO2010109803A1
公开(公告)日：2010-09-30
申请号：PCT/JP2010/001833
申请日：2010-03-15
申请人：パナソニック株式会社 , 魏志強 , 東亮太郎 , 高木剛 , 飯島光輝 , 神澤好彦
发明人：魏志強 , 東亮太郎 , 高木剛 , 飯島光輝 , 神澤好彦
IPC分类号： G11C13/00 , G11C11/56 , G11C17/06 , G11C17/14 , H01L27/10 , H01L45/00 , H01L49/00
CPC分类号： H01L27/101 , G11C11/5685 , G11C13/0007 , G11C13/003 , G11C13/0038 , G11C2213/75 , G11C2213/79 , H01L27/115 , H01L27/2436 , H01L27/2463 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/1625
摘要：　メモリセル（ＭＣ）は１個のトランジスタと１個の抵抗変化型素子とを備え、トランジスタは第１主端子と第２主端子と制御端子とを備え、抵抗変化型素子は第１電極と第２電極と第１電極および第２電極の間に設けられた抵抗変化層とを備え、隣接する２個のメモリセルに含まれる一方のメモリセルの第１主端子と他方のメモリセルの第２主端子とが接続されることで、複数のメモリセルの主端子を順次に直列に接続して伸びる直列経路（ＳＰ）が形成され、メモリセルのそれぞれについて、制御端子がそのメモリセルに対応する第１配線（ＷＬ）の一部であるかその第１配線に接続され、第２電極がそのメモリセルに対応する第２配線（ＳＬ）の一部であるかその第２配線に接続され、第１電極がそのメモリセルに対応する直列経路（ＳＰ）の一部であるかその直列経路に接続されている。
摘要翻译：存储单元（MC）分别具有一个晶体管和一个电阻变化元件。每个晶体管设置有第一主端子，第二主端子和控制端子。每个电阻变化元件设置有设置在第一电极和第二电极之间的第一电极，第二电极和可变电阻层。串联连接多个存储单元的主端子的串行路径（SP）分别通过将两个相邻的存储单元中的一个存储单元的第一主端子连接到另一个存储单元的第二主端子而形成。在每个存储器单元中，控制端子是对应于该存储器单元的第一互连（WL）的一部分或者连接到该第一互连，第二电极是对应于该存储器的第二互连（SL）的一部分单元或连接到该第二互连，并且第一电极是对应于该存储单元的串行路径（SP）的一部分或者连接到该串行路径。

6. 发明申请

WO2010064446A1 不揮発性記憶素子及び不揮発性記憶装置审中-公开
标题翻译：非易失性存储元件和非易失性存储器件
公开(公告)号：WO2010064446A1
公开(公告)日：2010-06-10
申请号：PCT/JP2009/006622
申请日：2009-12-04
申请人：パナソニック株式会社 , 高木剛 , 魏志強 , 二宮健生 , 村岡俊作 , 神澤好彦
发明人：高木剛 , 魏志強 , 二宮健生 , 村岡俊作 , 神澤好彦
IPC分类号： H01L27/10 , G11C13/00 , H01L45/00 , H01L49/00
CPC分类号： H01L27/101 , G11C13/0007 , G11C13/0069 , G11C2013/0073 , G11C2013/0083 , G11C2213/31 , G11C2213/32 , G11C2213/56 , H01L27/2409 , H01L27/2436 , H01L27/2463 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1625 , H01L45/1675
摘要：　低いブレイク電圧で安定した抵抗変化動作をすることが可能な不揮発性記憶素子を提供する。　不揮発性記憶素子（１００）は、第１電極層（１０３）と、第２電極層（１０５）と、両電極（１０３及び１０５）間に介在し、両電極（１０３及び１０５）間に与えられる電圧の極性に基づいて可逆的に高抵抗状態と低抵抗状態とを遷移する抵抗変化層（１０４）とを備えている。抵抗変化層（１０４）は、第１の遷移金属の酸化物を含む第１の酸化物層（１０４ａ）と、第１の遷移金属とは異なる第２の遷移金属の酸化物を含む第２の酸化物層（１０４ｂ）とが積層されて構成されている。第２の遷移金属の標準電極電位が第１の遷移金属の標準電極電位よりも小さく、且つ、（１）第２の酸化物層（１０４ｂ）の誘電率が第１の酸化物層（１０４ａ）の誘電率よりも大きい、及び、（２）第２の酸化物層（１０４ｂ）のバンドギャップが第１の酸化物層（１０４ａ）のバンドギャップよりも小さい、の少なくとも一方が満たされている。
摘要翻译：提供一种能够在低击穿电压下稳定的电阻变化操作的非易失性存储元件。非易失性存储元件（100）配备有在电极层（103和105）之间的第一电极层（103），第二电极层（105）和电阻变化层（104），并且可逆地在基于施加在电极层（103和105）之间的电压的极性的高电阻状态和低电阻状态。电阻变化层（104）通过层叠包含第一过渡金属的氧化物的第一氧化物层（104a）和含有不同于第一过渡金属的第二过渡金属的氧化物的第二氧化物层（104b）来构成。第二过渡金属的标准电极电位低于第一过渡金属的标准电极电位，并且至少（1）第二氧化物层（104b）的介电常数比第一氧化物（104b）的介电常数高层（104a），或（2）第二氧化物层（104b）的带隙小于第一氧化物层（104a）的带隙。

7. 发明申请

WO2010064444A1 不揮発性記憶素子及びその製造方法审中-公开
标题翻译：非易失性存储元件及其制造方法
公开(公告)号：WO2010064444A1
公开(公告)日：2010-06-10
申请号：PCT/JP2009/006618
申请日：2009-12-04
申请人：パナソニック株式会社 , 川島良男 , 三河巧 , 魏志強 , 姫野敦史
发明人：川島良男 , 三河巧 , 魏志強 , 姫野敦史
IPC分类号： H01L27/10 , H01L45/00 , H01L49/00
CPC分类号： H01L27/0688 , H01L27/101 , H01L27/2409 , H01L27/2418 , H01L27/2436 , H01L27/2472 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1608
摘要：　本発明の不揮発性記憶素子(10)は、基板(11)と、基板(11)上に順に形成された下部電極層(15)及び抵抗層(16)と、抵抗層(16)上に形成された抵抗変化層(31)と、下部電極層(15)の上方に形成された配線層(20)と、基板(11)と配線層(20)との間に介在し、配線層(20)から抵抗変化層(31)に至るようにコンタクトホール(26)が形成されて少なくとも下部電極層(15)及び抵抗層(16)を覆う層間絶縁層(17)と、コンタクトホール(26)中に抵抗変化層(31)と配線層(20)とに接続するように形成された上部電極層(19)と、を備え、下部電極層(15)と上部電極層(19)との間に電気的パルスを印加することにより抵抗変化層(31)の抵抗値が可逆的に変化する。
摘要翻译：公开了一种设置有基板（11）的非易失性存储元件（10）。在所述基板（11）上顺序地形成下电极层（15）和电阻层（16）。形成在电阻层（16）上的可变电阻层（31）。形成在所述下电极层（15）的上方的布线层（20）。形成在基板（11）和布线层（20）之间的层间绝缘层（17）具有形成在层中的接触孔（26），以从布线层（20）到达可变电阻层（31）），并且至少覆盖下电极层（15）和电阻层（16）。以及形成在接触孔（26）内部以连接到可变电阻层（31）和布线层（20）的上电极层（19）。通过在下电极层（15）和上电极层（19）之间施加电脉冲，可变电阻层（31）的电阻值可逆地改变。

8. 发明申请

WO2010140296A1 不揮発性記憶素子およびこれを備えた半導体記憶装置审中-公开
标题翻译：非易失性存储元件及其相应的半导体存储器件
公开(公告)号：WO2010140296A1
公开(公告)日：2010-12-09
申请号：PCT/JP2010/002896
申请日：2010-04-22
申请人：パナソニック株式会社 , 魏志強 , 高木剛 , 飯島光輝
发明人：魏志強 , 高木剛 , 飯島光輝
IPC分类号： H01L27/10 , G11C13/00 , H01L45/00 , H01L49/00
CPC分类号： H01L27/101 , G11C13/0002 , G11C2213/72 , H01L27/24
摘要：　ある不揮発性記憶素子で不良が発生した場合でも、不良の不揮発性記憶素子と同じ行または同じ列の他の不揮発性記憶素子に対して書込み、読み出しが行えなくなることを有効に防止することができる不揮発性記憶素子およびこれを備えた半導体記憶装置を提供する。　非線形の電流-電圧特性を有する電流制御素子(112)と、印加される電圧パルスに基づいて低抵抗状態と低抵抗状態より抵抗値が高い高抵抗状態との間を可逆的に遷移する抵抗変化素子(105)と、ヒューズ(103)とを備えている。電流制御素子(112)、抵抗変化素子(105)及びヒューズ(103)は、直列接続される。ヒューズ(103)は、電流制御素子(112)が実質的に短絡状態となったときに断絶する。
摘要翻译：提供了一种非易失性存储元件，其中即使在非易失性存储元件中发生缺陷，也可以有效地将布置在与设置有缺陷的非易失性存储元件的同一行或同一行中的其他非易失性存储器元件中的数据进行写入或读取数据阻止不被允许; 以及设置有非易失性存储元件的半导体存储器件。非易失性存储元件设置有具有非线性电流 - 电压特性的电流控制元件（112）电阻变化元件（105），其中基于要施加的电压脉冲，电阻状态在低电阻状态和电阻值高于低电阻状态的高电阻状态之间可逆地移位; 和保险丝（103）。电流控制元件（112），电阻变化元件（105）和熔丝（103）串联连接。当电流控制元件（112）基本上短路时，熔断器（103）被熔断。

9. 发明申请

WO2010090002A1 不揮発性記憶素子审中-公开
标题翻译：非挥发性记忆元素
公开(公告)号：WO2010090002A1
公开(公告)日：2010-08-12
申请号：PCT/JP2010/000624
申请日：2010-02-03
申请人：パナソニック株式会社 , 二宮健生 , 高木剛 , 魏志強
发明人：二宮健生 , 高木剛 , 魏志強
IPC分类号： H01L27/10 , H01L45/00 , H01L49/00
CPC分类号： H01L45/146 , G11C13/0007 , G11C2213/32 , G11C2213/34 , H01L27/2436 , H01L45/08 , H01L45/1233 , H01L45/1625 , H01L45/1675
摘要：　不揮発性記憶素子（１００）において、抵抗変化層（１０７）が第１の金属酸化物ＭＯｘと第２の金属酸化物ＭＯｙとを含み、化学反応式が式１３で表される、前記第１の金属酸化物と、前記第２の金属酸化物と、酸素イオンと、電子とが係わる化学反応の反応エネルギーが２ｅＶ以下であって、前記ＭＯｘおよび前記ＭＯｙの組（ＭＯｘ、ＭＯｙ）が、（Ｃｒ２Ｏ３、ＣｒＯ３）、（Ｃｏ３Ｏ４、Ｃｏ２Ｏ３）、（Ｍｎ３Ｏ４、Ｍｎ２Ｏ３）、（ＶＯ２、Ｖ２Ｏ５）、（Ｃｅ２Ｏ３、ＣｅＯ２）、（Ｗ３Ｏ８、ＷＯ３）、（Ｃｕ２Ｏ、ＣｕＯ）、（ＳｎＯ、ＳｎＯ２）、（ＮｂＯ２、Ｎｂ２Ｏ５）、および（Ｔｉ２Ｏ３、ＴｉＯ２）からなる群より選択される１組である。
摘要翻译：在非易失性存储元件（100）中，电阻变化层（107）包括第一金属氧化物MOx和第二金属氧化物MOy。涉及所述第一金属氧化物，所述第二金属氧化物，氧离子和电子的由化学反应式（13）表示的化学反应的反应能为2eV以下。 MOx和MOy的组合（MOx，MOy）是选自（Cr 2 O 3，CrO 3），（Co 3 O 4，Co 2 O 3），（Mn 3 O 4，Mn 2 O 3），（V 2 O，V 2 O 5），（Ce 2 O 3，CeO 2） W3O8，WO3），（Cu2O，CuO），（SnO，SnO2），（NbO2，Nb2O5）和（Ti2O3，TiO2）。（13）

10. 发明申请

WO2008105155A1 不揮発性メモリ装置、および不揮発性メモリ装置におけるデータ書込方法审中-公开
标题翻译：非易失性存储器件和非易失性存储器件中的数据写入方法
公开(公告)号：WO2008105155A1
公开(公告)日：2008-09-04
申请号：PCT/JP2008/000304
申请日：2008-02-22
申请人：松下電器産業株式会社 , 魏志強 , 島川一彦 , 高木剛 , 加藤佳一
发明人：魏志強 , 島川一彦 , 高木剛 , 加藤佳一
IPC分类号： G11C13/00 , H01L27/10
CPC分类号： H01L27/101 , G11C13/0007 , G11C2213/34 , G11C2213/72 , H01L27/1021
摘要：　第１の平面内において互いに平行に形成された複数の第１の電極配線（ＷＬ）と第１の平面に平行な第２の平面内において互いに平行にかつ複数の第１の電極配線と立体交差するように形成された複数の第２の電極配線（ＢＬ）と第１の電極配線および第２の電極配線の立体交差点のそれぞれに対応して設けられ対応する第１の電極配線と対応する第２の電極配線との間に供給される電流パルスに応じて可逆的に抵抗値が変化する可変抵抗層を有する不揮発性記憶素子（１１）とを備えたメモリアレイ（１０２）と、第１の電極配線を選択する第１の選択装置（１３）とを備え、さらに第１の電極配線に接続されて第１の電極配線に印加される電圧を所定の上限値以下に制限する電圧制限手段（１５）をメモリアレイの内部あるいは外部に備え、第１の選択装置と電圧制限手段とを接続するひとつの第１の電極配線に不揮発性記憶素子が複数接続されている、不揮発性メモリ装置。
摘要翻译：存储器阵列（102）设置有在第一平坦表面内彼此平行形成的多个第一电极布线（WL）; 多个第二电极布线（BL），其形成在第二平坦表面内，其平行于第一平坦表面以彼此平行并且与立交桥或地下通道穿过第一电极布线; 和具有可变电阻层的非易失性存储元件（11），其对应于第一电极布线和第二电极布线的固体交叉点布置，并且具有相应于在相应的第一电极布线电极布线和相应的第二电极布线。非易失性存储器件设置有存储器阵列，以及选择第一电极布线的第一选择器件（13）。此外，非易失性存储器件在存储器阵列的内部或外部设置有电压限制装置（15）。电压限制装置连接到第一电极布线，并且将施加到第一电极布线的电压限制在规定的上限值以下。多个非易失性存储元件连接到连接第一选择装置和电压限制装置的一个第一电极布线。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式