专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2009075073A1 不揮発性記憶装置およびその製造方法审中-公开
标题翻译：非易失性存储器件及其制造方法
公开(公告)号：WO2009075073A1
公开(公告)日：2009-06-18
申请号：PCT/JP2008/003551
申请日：2008-12-02
申请人：パナソニック株式会社 , 三河巧 , 富永健司 , 島川一彦 , 東亮太郎
发明人：三河巧 , 富永健司 , 島川一彦 , 東亮太郎
IPC分类号： H01L27/10 , H01L45/00 , H01L49/00 , H01L49/02
CPC分类号： H01L27/101 , H01L27/2409 , H01L27/2472 , H01L27/2481 , H01L45/04 , H01L45/1233 , H01L45/146
摘要：　本発明の不揮発性記憶装置は、基板（１）と、第１の配線（３）と、第１のスルーホール（４）に埋め込み形成された第１の充填部（５）と、第１の配線（３）と直交しかつ第１の抵抗変化素子の抵抗変化層（６）、導電層（７）、第２の抵抗変化素子の抵抗変化層（８）をこの順に積層された複数層からなる第２の配線（１１）と、第２のスルーホール（１３）に埋め込み形成された第２の充填部（１４）と、第３の配線（１５）とを備え、第２の配線（１１）の導電層（７）は第１の抵抗変化素子（９）の電極の役割と第２の抵抗変化素子（１０）の電極の役割とを果たすことを特徴とするものである。
摘要翻译：本发明的非易失性存储装置的特征在于，包括基板（1），第一布线（3），嵌入第一通孔（4）中的第一填充物（5），垂直于第一布线（3），并且包括以第一电阻变化元件的电阻变化层（6），导电层（7）和第二电阻变化的电阻变化层（8）的顺序层叠的多个层嵌入第二通孔（13）中的第一填充物（14）和第三布线（15），其中第二布线（11）的导电层（7）用作第一电阻变化的电极元件（9）并用作第二电阻变化元件（10）的电极。

2. 发明申请

WO2009069252A1 不揮発性記憶装置およびその製造方法审中-公开
标题翻译：非易失存储器件及其制造方法
公开(公告)号：WO2009069252A1
公开(公告)日：2009-06-04
申请号：PCT/JP2008/003214
申请日：2008-11-06
申请人：パナソニック株式会社 , 三河巧 , 富永健司 , 島川一彦 , 東亮太郎
发明人：三河巧 , 富永健司 , 島川一彦 , 東亮太郎
IPC分类号： H01L27/10 , H01L45/00 , H01L49/00 , H01L49/02
CPC分类号： H01L27/2409 , G11C13/0002 , G11C2213/71 , G11C2213/72 , H01L27/101 , H01L27/2481 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/1683
摘要：　本発明の不揮発性記憶装置は、基板（１）と、第１の配線（３）と、第１のスルーホール（４）に埋め込み形成された第１の抵抗変化素子（５）と第１のダイオード素子の下部電極（６）と、第１の配線３と直交しかつ第１のダイオード素子の半導体層（７）、導電層（８）、第２のダイオード素子の半導体層（１０）をこの順に積層された複数層からなる第２の配線（１１）と、第２のスルーホール（１３）に埋め込み形成された第２の抵抗変化素子（１６）と第２のダイオード素子の上部電極（１４）と、第３の配線（１７）とを備え、第２の配線（１１）の導電層（８）は第１のダイオード素子（９）の上部電極と第２のダイオード素子（１５）の下部電極の役割をも果たすことを特徴とするである。
摘要翻译：公开了一种非易失性存储装置，包括基板（1）; 第一布线（3）; 嵌入在第一通孔（4）中的第一二极管元件的第一可变电阻元件（5）和下电极（6）; 与第一布线（3）正交并且由多个层构成的第二布线（11），即第一二极管元件的半导体层（7），导电层（8）和半导体层（10）第二二极管元件，其按顺序层压; 第二可变电阻元件（16）和所述第二二极管元件的上电极（14），其嵌入在第二通孔（13）中; 和第三布线（17）。这种非易失性存储装置的特征在于，第二布线（11）的导电层（8）也用作第一二极管元件（9）的上电极和第二二极管元件（15）的下电极。

3. 发明申请

WO2010125805A1 抵抗変化型不揮発性記憶素子の書き込み方法及び抵抗変化型不揮発性記憶装置审中-公开
标题翻译：写入电阻变化非易失性存储器元件的方法和电阻变化的非易失性存储器件
公开(公告)号：WO2010125805A1
公开(公告)日：2010-11-04
申请号：PCT/JP2010/003015
申请日：2010-04-27
申请人：パナソニック株式会社 , 東亮太郎 , 島川一彦 , 村岡俊作 , 河合賢
发明人：東亮太郎 , 島川一彦 , 村岡俊作 , 河合賢
IPC分类号： G11C13/00 , H01L27/10 , H01L45/00 , H01L49/00
CPC分类号： G11C13/0007 , G11C13/004 , G11C13/0064 , G11C13/0069 , G11C2013/0054 , G11C2013/0073 , G11C2013/0083 , G11C2013/009 , G11C2013/0092 , G11C2213/15 , G11C2213/32 , G11C2213/56 , G11C2213/79
摘要：ハーフＬＲの状態が出現し得る抵抗変化素子であっても、正常な低抵抗状態に修正し、抵抗変化ウィンドウを最大限確保することを可能とする抵抗変化素子の書き込み方法を提供する。印加する電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する抵抗変化素子(１０ａ)に対するデータの書き込み方法であって、下部電極(１４ｔ)を基準に上部電極(１１)に印加する電圧として、抵抗変化素子(１０ａ)を高抵抗状態(４０１)にするために正の電圧を印加する高抵抗化書き込みステップ(４０５)と、抵抗変化素子(１０ａ)を低抵抗状態(４０３)及び(４０２)にするために負の電圧を印加する低抵抗化書き込みステップ(４０６)及び(４０８)と、低抵抗化書き込みステップ(４０８)によって負の電圧が印加された後に正の電圧を印加することによって抵抗変化素子(１０ａ)を、低抵抗状態を経て高抵抗状態(４０１)にする低抵抗安定化書き込みステップ(４０４)とを含む。
摘要翻译：提供了一种将数据写入电阻变化元件（10a）的方法，该电阻变化元件（10a）根据施加的电压的极性在高电阻状态和低电阻状态之间可逆地转变。即使对于可以发生半低电阻状态的电阻变化元件，所述方法也可以将元件恢复到正常的低电阻状态并确保最大电阻变化窗口。该方法包括：通过施加正电压将电阻变化元件（10a）设定为高电阻状态（401）的电阻上升写入步骤（405）通过施加负电压将电阻变化元件（10a）设置为低电阻状态（403和402）的电阻降低写步骤（406和408）以及通过在施加负电压之后施加正电压将电阻变化元件（10a）通过低电阻状态移动到高电阻状态（401）的低电阻稳定写入步骤（404）的电阻降低写入步骤（408）。将上述电压施加到上电极（11），并且相对于下电极（14t）给出所述电压的极性。

4. 发明申请

WO2010143414A1 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置审中-公开
标题翻译：用于电阻变化的非易失性存储器元件和电阻变化的非易失性存储器件的方法
公开(公告)号：WO2010143414A1
公开(公告)日：2010-12-16
申请号：PCT/JP2010/003802
申请日：2010-06-08
申请人：パナソニック株式会社 , 河合賢 , 島川一彦 , 村岡俊作 , 東亮太郎
发明人：河合賢 , 島川一彦 , 村岡俊作 , 東亮太郎
IPC分类号： G11C13/00
CPC分类号： G11C11/5685 , G11C13/0007 , G11C13/0038 , G11C13/0064 , G11C13/0069 , G11C2013/0071 , G11C2013/0073 , G11C2013/0083 , G11C2213/56 , G11C2213/79
摘要：抵抗変化素子の動作ウィンドウを最大化できる抵抗変化素子の最適な書き込み方法を提供する。その書き込み方法は、印加される電圧パルスの極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する抵抗変化素子に対する書き込み方法であって、準備ステップ（Ｓ５０）と、書き込みステップ（Ｓ５１、Ｓ５１ａ、Ｓ５１ｂ）とを含み、準備ステップ（Ｓ５０）では、抵抗変化素子に対して、電圧が徐々に大きくなる電圧パルスを印加しながら抵抗変化素子の抵抗値を測定することで、高抵抗化が開始する第１の電圧Ｖ１及び抵抗値が最大となる第２の電圧Ｖ２を決定しておき、高抵抗化ステップ（Ｓ５１ａ）では、第１の電圧Ｖ１以上で、かつ、第２の電圧Ｖ２以下の電圧Ｖｐをもつ電圧パルスを抵抗変化素子に印加することで、抵抗変化素子を低抵抗状態（Ｓ５２）から高抵抗状態（Ｓ５３）に遷移させる。
摘要翻译：公开了用于电阻变化元件的最佳写入方法，其中电阻变化元件的操作窗口可以被最大化。该写入方法是用于根据所施加的电压脉冲的极性在高电阻状态和低电阻状态之间可逆地移位的电阻变化元件，并且包括准备步骤（S50）和写入步骤（S51，S51a，S51b ）。准备步骤（S50）适用于电阻变化元件，其中电压逐渐变高的电压脉冲，同时测量电阻变化元件的电阻值，以便确定变化到高的第一电压（V1）电阻开始，电阻值变为最大值的第二电压（V2）。高电阻变化步骤（S51a）将具有在第一电压（V1）至第二电压（V2）之间的电压（Vp）的电压脉冲施加到电阻变化元件，以使电阻变化元件从低电阻状态（S52）到高电阻状态（S53）。

5. 发明申请

WO2008149493A1 抵抗変化型記憶装置审中-公开
标题翻译：电阻变化型存储器
公开(公告)号：WO2008149493A1
公开(公告)日：2008-12-11
申请号：PCT/JP2008/001214
申请日：2008-05-15
申请人：パナソニック株式会社 , 東亮太郎 , 島川一彦 , 藤井覚
发明人：東亮太郎 , 島川一彦 , 藤井覚
IPC分类号： G11C13/00 , H01L27/10
CPC分类号： G11C13/003 , G11C13/004 , G11C13/0069 , G11C2013/009 , G11C2213/76 , H01L27/101 , H01L27/1021 , H01L27/2409 , H01L27/2481 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/1625
摘要：　本発明の抵抗変化型記憶装置（１００）は、各可変抵抗層（１１４）に直列に接続され閾値電圧がＶＦである電流抑制素子（１１６）を有し、データの書込み時あるいは読出し時に、選択不揮発性記憶素子に対応する第１の配線（ＷＬ）に第１の電圧Ｖ１を印加し、選択不揮発性記憶素子に対応する第２の配線（ＢＬ）に第２の電圧Ｖ２を印加し、選択不揮発性記憶素子に対応しない第１の配線（ＷＬ）に第３の電圧Ｖ３を印加し、選択不揮発性記憶素子に対応しない第２の配線（ＢＬ）に第４の電圧Ｖ４を印加し、Ｖ５＝（Ｖ１＋Ｖ２）／２を第５の電圧Ｖ５として、Ｖ２≦Ｖ３＜Ｖ５およびＶ５＜Ｖ４≦Ｖ１を満たし，かつ（Ｖ１－Ｖ４）＜ＶＦまたは（Ｖ３－Ｖ２）＜ＶＦを満たす。
摘要翻译：电阻变化型存储器（100）包括与各个可变电阻层（114）串联连接且具有阈值电压VF的电流抑制元件（116）。当数据被写入或读出时，第一电压V1施加到对应于选择性非易失性存储元件的第一布线（WL），第二电压V2施加到对应于选择非易失性存储元件的第二布线（BL）第三电压V3施加到不对应于选择性非易失性存储元件的第一布线（WL），并且第四电压V4施加到不对应于选择非易失性存储元件的第二布线（BL）。第五电压V5由V5 =（V1 + V2）/ 2定义。满足关系V2 = V3

6. 发明申请

WO2010143396A1 抵抗変化型不揮発性記憶素子のフォーミング方法および抵抗変化型不揮発性記憶装置审中-公开
标题翻译：用于电阻变化的非易失性存储器元件和电阻变化的非易失性存储器件的形成方法
公开(公告)号：WO2010143396A1
公开(公告)日：2010-12-16
申请号：PCT/JP2010/003765
申请日：2010-06-04
申请人：パナソニック株式会社 , 河合賢 , 島川一彦 , 村岡俊作 , 東亮太郎
发明人：河合賢 , 島川一彦 , 村岡俊作 , 東亮太郎
IPC分类号： G11C13/00
CPC分类号： G11C13/0069 , G11C13/0007 , G11C13/0064 , G11C2013/0083 , G11C2213/32 , G11C2213/34 , G11C2213/79 , H01L27/101 , H01L27/2436 , H01L45/08 , H01L45/1233 , H01L45/146
摘要：抵抗変化素子の動作ウィンドウを最大化できる抵抗変化素子の最適なフォーミング方法を提供する。そのフォーミング方法は、抵抗変化素子（１００）を初期化させるフォーミング方法であって、抵抗変化素子（１００）の抵抗値が高抵抗状態のときよりも小さいか否かを判断する判断ステップ（Ｓ３５）と、小さくないと判断された場合に（Ｓ３５でＮｏ）、フォーミング電圧にフォーミングマージンを加えて得られる電圧を超えない電圧パルスを印加する印加ステップ（Ｓ３６）とを含み、判断ステップ（Ｓ３５）と印加ステップ（Ｓ３６）とはメモリアレイ（２０２）中の全メモリセルについて繰り返される（Ｓ３４～Ｓ３７）。
摘要翻译：公开了一种用于电阻变化元件的最佳形成方法，其中电阻变化元件的操作窗口可以最大化。该形成方法初始化电阻变化元件（100），并且包括评估电阻变化元件（100）的电阻值是否小于高电阻状态时的评估步骤（S35），以及施加步骤 S36），当已经评估了电阻值不低（S35时为“否”）时，施加不超过通过将成形余量加到形成电压而获得的电压的电压脉冲。对存储器阵列（202）中的所有存储单元（S34至S37）重复评估步骤（S35）和应用步骤（S36）。

7. 发明申请

WO2010119671A1 抵抗変化型不揮発性記憶装置审中-公开
标题翻译：电阻变化非易失性存储器件
公开(公告)号：WO2010119671A1
公开(公告)日：2010-10-21
申请号：PCT/JP2010/002683
申请日：2010-04-14
申请人：パナソニック株式会社 , 池田雄一郎 , 島川一彦 , 神澤好彦 , 村岡俊作 , 東亮太郎
发明人：池田雄一郎 , 島川一彦 , 神澤好彦 , 村岡俊作 , 東亮太郎
IPC分类号： G11C13/00 , H01L27/10 , H01L45/00
CPC分类号： G11C13/0007 , G11C13/0069 , G11C2013/0073 , G11C2213/12 , G11C2213/15 , G11C2213/34 , G11C2213/72 , H01L27/24
摘要：　抵抗変化型不揮発性記憶装置(１００)は、第１電極と前記第２電極との間に介在させ、両電極に接するように設けられた抵抗変化層で構成される抵抗変化素子(Ｒ１１、Ｒ１２、・・・)と、第３電極と前記第４電極との間に介在させ、両電極に接するように設けられた電流制御層で構成される電流制御素子(Ｄ１１、Ｄ１２、・・・)とを直列に接続してなるメモリセル(Ｍ１１、Ｍ１２、・・・)を備え、抵抗変化素子を低抵抗化するときは電流制限回路(１０５ｂ)を介して第１ＬＲ化駆動回路(１０５ａ１)で駆動し、高抵抗化するときは第２ＨＲ化駆動回路(１０５ａ２)で駆動し、電流制限回路(１０５ｂ)により、抵抗変化素子を低抵抗化するときの電流を、高抵抗化するときの電流よりも小さくする。
摘要翻译：电阻变化非易失性存储器件（100）具有存储单元（M11，M12，...），每个存储单元包括电阻变化元件（R11，R12，...）和电流控制元件（D11 ，D12，...）串联连接。电阻变化元件构成插入在第一电极和第二电极之间并且设置成接触两个电极的电阻变化层。电流控制元件构成插入在第三电极和第四电极之间的电流控制层，并且设置成与两个电极接触。为了降低电阻变化元件的电阻，所述元件经由电流控制电路（105b）由第一LR驱动电路（105a1）驱动。为了增加电阻变化元件的电阻，元件由第二HR驱动电路（105a2）驱动。当降低电阻变化元件的电阻时，电流控制电路（105b）使电流低于增加其电阻时的电流。

8. 发明申请

WO2009001534A1 抵抗変化型不揮発性記憶装置审中-公开
标题翻译：电阻变化型非易失存储器件
公开(公告)号：WO2009001534A1
公开(公告)日：2008-12-31
申请号：PCT/JP2008/001603
申请日：2008-06-20
申请人：パナソニック株式会社 , 東亮太郎 , 島川一彦 , 藤井覚 , 神澤好彦
发明人：東亮太郎 , 島川一彦 , 藤井覚 , 神澤好彦
IPC分类号： G11C13/00 , H01L27/10
CPC分类号： G11C13/003 , G11C13/0007 , G11C13/0023 , G11C13/0026 , G11C13/0069 , G11C13/0097 , G11C2013/009 , G11C2213/15 , G11C2213/32 , G11C2213/71 , G11C2213/72 , G11C2213/74 , G11C2213/77 , H01L27/101 , H01L27/2409 , H01L27/2481 , H01L45/04 , H01L45/1233 , H01L45/146
摘要：　Ｘ方向に延びるビット線（ＢＬ）とＹ方向に延びるワード線（ＷＬ）との交点位置にメモリセル（ＭＣ）が形成されている。Ｚ方向に揃ったビット線（ＢＬ）群毎に構成された、ワード線（ＷＬ）が共通の複数の基本アレイ面が、Ｙ方向に並んで配置されている。各基本アレイ面において、偶数層ビット線および奇数層ビット線がそれぞれ共通に接続されており、選択スイッチ素子（１０１～１０４）は共通接続された偶数層ビット線とグローバルビット線（ＧＢＬ）との接続／非接続を切替制御し、選択スイッチ素子（１１１～１１４）は共通接続された奇数層ビット線とグローバルビット線（ＧＢＬ）との接続／非接続を切替制御する。
摘要翻译：存储单元（MC）形成在沿X方向延伸的位线（BL）与在Y方向上延伸的字线（WL）之间的交叉点处。在Y方向上配置有对于Z方向排列的位线组（BL）形成的共同字线（WL）的多个基本阵列面。在每个基本阵列面中，偶数层位线和奇数位线分别共同连接。选择开关元件（101〜104）控制共同连接的偶数层位线和全局位线（GBL）之间的连接/断开的切换。选择开关元件（111〜114）控制共同连接的奇数位位线和全局位线（GBL）之间的连接/断开的切换。

9. 发明申请

WO2010109803A1 抵抗変化型不揮発性記憶装置审中-公开
标题翻译：电阻变化非易失性存储器件
公开(公告)号：WO2010109803A1
公开(公告)日：2010-09-30
申请号：PCT/JP2010/001833
申请日：2010-03-15
申请人：パナソニック株式会社 , 魏志強 , 東亮太郎 , 高木剛 , 飯島光輝 , 神澤好彦
发明人：魏志強 , 東亮太郎 , 高木剛 , 飯島光輝 , 神澤好彦
IPC分类号： G11C13/00 , G11C11/56 , G11C17/06 , G11C17/14 , H01L27/10 , H01L45/00 , H01L49/00
CPC分类号： H01L27/101 , G11C11/5685 , G11C13/0007 , G11C13/003 , G11C13/0038 , G11C2213/75 , G11C2213/79 , H01L27/115 , H01L27/2436 , H01L27/2463 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/1625
摘要：　メモリセル（ＭＣ）は１個のトランジスタと１個の抵抗変化型素子とを備え、トランジスタは第１主端子と第２主端子と制御端子とを備え、抵抗変化型素子は第１電極と第２電極と第１電極および第２電極の間に設けられた抵抗変化層とを備え、隣接する２個のメモリセルに含まれる一方のメモリセルの第１主端子と他方のメモリセルの第２主端子とが接続されることで、複数のメモリセルの主端子を順次に直列に接続して伸びる直列経路（ＳＰ）が形成され、メモリセルのそれぞれについて、制御端子がそのメモリセルに対応する第１配線（ＷＬ）の一部であるかその第１配線に接続され、第２電極がそのメモリセルに対応する第２配線（ＳＬ）の一部であるかその第２配線に接続され、第１電極がそのメモリセルに対応する直列経路（ＳＰ）の一部であるかその直列経路に接続されている。
摘要翻译：存储单元（MC）分别具有一个晶体管和一个电阻变化元件。每个晶体管设置有第一主端子，第二主端子和控制端子。每个电阻变化元件设置有设置在第一电极和第二电极之间的第一电极，第二电极和可变电阻层。串联连接多个存储单元的主端子的串行路径（SP）分别通过将两个相邻的存储单元中的一个存储单元的第一主端子连接到另一个存储单元的第二主端子而形成。在每个存储器单元中，控制端子是对应于该存储器单元的第一互连（WL）的一部分或者连接到该第一互连，第二电极是对应于该存储器的第二互连（SL）的一部分单元或连接到该第二互连，并且第一电极是对应于该存储单元的串行路径（SP）的一部分或者连接到该串行路径。

10. 发明申请

WO2010070895A1 不揮発性記憶装置及びその書き込み方法审中-公开
标题翻译：非易失存储器件及其相关写入方法
公开(公告)号：WO2010070895A1
公开(公告)日：2010-06-24
申请号：PCT/JP2009/006917
申请日：2009-12-16
申请人：パナソニック株式会社 , 高木剛 , 村岡俊作 , 東亮太郎 , 青野邦年
发明人：高木剛 , 村岡俊作 , 東亮太郎 , 青野邦年
IPC分类号： G11C13/00 , H01L27/10 , H01L45/00 , H01L49/00
CPC分类号： H01L27/101 , G11C13/0002 , G11C13/0069 , G11C2213/71 , G11C2213/72 , G11C2213/77 , H01L27/2409 , H01L27/2481 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1625 , H01L45/1675
摘要：　安定した動作を実現することができる、抵抗変化素子を備える不揮発性記憶装置（１００）を提供する。不揮発性記憶装置（１００）は、複数のワード線（ＷＬ０，ＷＬ１，…）と複数のビット線（ＢＬ０，ＢＬ１，…）との立体交差点に対応して設けられ、電気的信号に基づいて可逆的に抵抗値が変化するメモリセル（Ｍ１１１，Ｍ１１２，…）と、ワード線（ＷＬ０，ＷＬ１，…）に所定の電圧を印加するトランジスタ（１０３ａ）を具備する行選択回路・ドライバ（１０３）と、ビット線（ＢＬ０，ＢＬ１，…）に所定の電圧を印加するトランジスタ（１０４ａ）を具備する列選択回路・ドライバ（１０４）と、これらのトランジスタ（１０３ａ，１０４ａ）の基板に対して順方向にバイアス電圧を印加する基板バイアス回路（１１０）とを備えている。
摘要翻译：公开了一种具有可变电阻元件并且允许稳定操作的非易失性存储装置（100）。非易失性存储装置（100）具备：存储单元（M111，M112，...），其中电阻响应于电信号而可逆地改变，并且对应于三维交点多个字线（WL0，WL1，...）和多个位线（BL0，BL1，...）; 具有向字线（WL0，WL1，...）施加规定电压的晶体管（103a）的行选择电路/驱动器（103）具有向位线（BL0，BL1，...）施加规定电压的晶体管（104a）的列选择电路/驱动器（104）; 以及电路板偏置电路（110），其将向前方向施加的偏压施加到这些晶体管（103a，104a）的电路板。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式