专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明申请

WO2017066079A1 INTERPOSER-LESS STACK DIE INTERCONNECT 审中-公开
标题翻译：无干扰的互连模块互连
公开(公告)号：WO2017066079A1
公开(公告)日：2017-04-20
申请号：PCT/US2016/055819
申请日：2016-10-06
申请人： XILINX, INC.
发明人： CHAWARE, Raghunandan , MAJUMDAR, Amitava , O'ROURKE, Glenn , SINGH, Inderjit
IPC分类号： H01L25/065 , H01L23/48 , H01L21/768 , H01L23/00
CPC分类号： H01L23/5385 , H01L21/561 , H01L21/568 , H01L21/6835 , H01L22/14 , H01L23/3114 , H01L23/538 , H01L23/5381 , H01L23/5384 , H01L23/5386 , H01L24/03 , H01L24/05 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/81 , H01L24/92 , H01L24/94 , H01L24/96 , H01L25/0652 , H01L25/0655 , H01L25/18 , H01L2221/68327 , H01L2221/68331 , H01L2221/68372 , H01L2224/03312 , H01L2224/0332 , H01L2224/0345 , H01L2224/03462 , H01L2224/12105 , H01L2224/131 , H01L2224/16145 , H01L2224/16227 , H01L2224/1703 , H01L2224/17051 , H01L2224/17181 , H01L2224/73204 , H01L2224/81191 , H01L2224/92 , H01L2224/94 , H01L2924/14 , H01L2924/1431 , H01L2924/1434 , H01L2924/1461 , H01L2924/1515 , H01L2924/152 , H01L2924/153 , H01L2924/15311 , H01L2224/03 , H01L2924/014 , H01L2924/00014 , H01L21/78 , H01L2221/68304 , H01L2224/81 , H01L21/56 , H01L21/304 , H01L2224/11 , H01L2221/68381 , H01L22/00 , H01L2224/1181
摘要： Techniques for providing a semiconductor assembly having an interconnect die (106) for die-to-die interconnection, an IC package (100), a method for manufacturing, and a method for routing signals in an IC package are described. In one implementation, a semiconductor assembly is provided that includes a first interconnect die (106) coupled to a first integrated circuit (IC) die (102) and a second IC die (102) by inter-die connections (108). The first interconnect die includes solid state circuitry (122) that provides a signal transmission path between the IC dice.
摘要翻译：提供一种半导体组件的技术，该半导体组件具有用于管芯间互连的互连管芯（106），IC封装（100），制造方法以及用于在IC中路由信号的方法包描述。在一个实施方式中，提供了一种半导体组件，其包括通过晶粒间连接（108）耦合到第一集成电路（IC）管芯（102）和第二IC管芯（102）的第一互连管芯（106）。第一互连裸片包括在IC裸片之间提供信号传输路径的固态电路（122）。

22. 发明申请

WO2017059141A1 PACKAGE-ON-PACKAGE (PoP) DEVICE COMPRISING A GAP CONTROLLER BETWEEN INTEGRATED CIRCUIT (IC) PACKAGES 审中-公开
标题翻译：包含集成电路（IC）封装中的间隙控制器的封装封装（PoP）器件
公开(公告)号：WO2017059141A1
公开(公告)日：2017-04-06
申请号：PCT/US2016/054552
申请日：2016-09-29
申请人： QUALCOMM INCORPORATED
发明人： KUMAR, Rajneesh , KIM, Chin-Kwan , ROGGEMAN, Brian
IPC分类号： H01L25/065
CPC分类号： H01L25/105 , H01L21/568 , H01L23/3114 , H01L23/3128 , H01L23/5386 , H01L24/13 , H01L24/16 , H01L24/19 , H01L24/20 , H01L24/32 , H01L24/92 , H01L25/50 , H01L2224/04105 , H01L2224/12105 , H01L2224/13111 , H01L2224/16227 , H01L2224/32225 , H01L2224/73204 , H01L2224/92125 , H01L2225/1023 , H01L2225/1035 , H01L2225/1041 , H01L2225/1058 , H01L2225/1076 , H01L2924/1431 , H01L2924/1434 , H01L2924/15311 , H01L2924/15331 , H01L2924/18161 , H01L2924/18162 , H01L2924/3511 , H01L2924/01029
摘要： A package on package (PoP) device that includes a first package, a second package that is coupled to the first package, and at least one gap controller located between the first package and the second package, where the at least one gap controller is configured to provide a minimum gap between the first package and the second package. The first package includes a first electronic package component (e.g., first die). In some implementations, the at least one gap controller is coupled to the first package, but free of coupling with the second package. The at least one gap controller is located on or about a center of the first package. The at least one gap controller may be located between the first electronic package component (e.g., first die) and the second package. The package on package (PoP) device may include an encapsulation layer between the first package and the second package.
摘要翻译：一种包装（PoP）装置，包括第一包装，耦合到第一包装的第二包装以及位于第一包装和第二包装之间的至少一个间隙控制器，其中至少一个间隙控制器被配置以提供第一包装和第二包装之间的最小间隙。第一封装包括第一电子封装部件（例如，第一管芯）。在一些实施方案中，至少一个间隙控制器耦合到第一封装，但是没有与第二封装的耦合。所述至少一个间隙控制器位于第一包装的中心或其周围。至少一个间隙控制器可以位于第一电子封装部件（例如，第一管芯）和第二封装之间。封装（PoP）设备上的封装可以包括在第一封装和第二封装之间的封装层。

23. 发明申请

WO2017053560A1 LOW PROFILE PACKAGE WITH PASSIVE DEVICE 审中-公开
标题翻译：具有被动设备的低配置包
公开(公告)号：WO2017053560A1
公开(公告)日：2017-03-30
申请号：PCT/US2016/053101
申请日：2016-09-22
申请人： QUALCOMM INCORPORATED
发明人： SONG, Young Kyu , LEE, Jong-Hoon , JOW, Uei-Ming
IPC分类号： H01L23/538 , H01L25/16 , H01L21/60 , H01L25/065 , H01L23/552
CPC分类号： H01L23/552 , H01L21/4846 , H01L21/4853 , H01L23/498 , H01L23/49838 , H01L23/50 , H01L23/5383 , H01L23/5389 , H01L24/20 , H01L25/065 , H01L25/16 , H01L25/50 , H01L2224/04105 , H01L2224/12105 , H01L2224/16227 , H01L2224/24137 , H01L2224/24246 , H01L2224/32245 , H01L2224/73253 , H01L2224/73267 , H01L2224/81815 , H01L2224/83005 , H01L2224/83192 , H01L2224/92225 , H01L2225/06517 , H01L2225/06537 , H01L2225/06572 , H01L2924/14 , H01L2924/1421 , H01L2924/1434 , H01L2924/15311 , H01L2924/15313 , H01L2924/19011 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/19105 , H01L2924/3025 , H01L2924/37001
摘要： Provided is a low-profile package and related techniques for use and fabrication. In an example, a low-profile package is provided. The low-profile package includes an exemplary integrated circuit (IC) (112) having an active face (114), an integrated passive device (IPD) (102) having a face, and a redistribution layer (RDL) (106,108) disposed between the IPD and the IC. The IC is embedded in a substrate (104). The active face of the IC faces the face of the IPD in a face-to-face (F2F) configuration. At least one contact of the IPD is arranged in an overlapping configuration relative to the IC. The RDL is configured to electrically couple the IPD with the IC. The RDL can be disposed between the IPD and the IC, can be embedded in the substrate, and can be configured as an electromagnetic shield.
摘要翻译：提供了一种低调的包装和相关的使用和制造技术。在一个例子中，提供了一个薄型包装。薄型封装包括具有有源面（114），具有面的集成无源器件（IPD）（102））和再分配层（RDL）（106,108）的示例性集成电路（112） IPD和IC。 IC嵌入基板（104）中。 IC的主动面以面对面（F2F）配置面对IPD的脸部。 IPD的至少一个触点以相对于IC的重叠配置布置。 RDL被配置为将IPD与IC电耦合。 RDL可以设置在IPD和IC之间，可以嵌入在基板中，并且可以配置为电磁屏蔽。

24. 发明申请

WO2017052651A1 COMMUNICATION BETWEEN INTEGRATED CIRCUIT PACKAGES USING A MILLIMETER-WAVE WIRELESS RADIO FABRIC 审中-公开
标题翻译：使用毫米波无线无线电布制作的集成电路封装之间的通信
公开(公告)号：WO2017052651A1
公开(公告)日：2017-03-30
申请号：PCT/US2015/052472
申请日：2015-09-25
申请人： INTEL CORPORATION
发明人： ELSHERBINI, Adel A. , KAMGAING, Telesphor , OSTER, Sasha N. , RAWLINGS, Brandon M. , DOGIAMIS, Georgios C.
IPC分类号： H04B1/00 , G06F13/14
CPC分类号： H04B1/00 , H01L25/00 , H01L2224/16225 , H01L2924/15311
摘要： Communication is described between integrated circuit packages using a millimeter-wave wireless radio fabric. In one example a first package has a radio transceiver to communicate with a radio transceiver of a second package. The second package has a radio transceiver to communicate with the radio transceiver of the first package. A switch communicates with the first package and the second package to establish a connection through the respective radio transceivers between the first package and the second package. A system board carries the first package, the second package, and the switch.
摘要翻译：在使用毫米波无线电布的集成电路封装之间描述了通信。在一个示例中，第一包装具有无线电收发器以与第二包装的无线电收发器进行通信。第二包装具有无线电收发器以与第一包装的无线电收发器进行通信。交换机与第一包装和第二包装件通信，以在第一包装和第二包装之间通过相应的无线电收发器建立连接。系统板承载第一包装，第二包装和开关。

25. 发明申请

WO2017052648A1 Microelectronic Package with Wireless Interconnect 审中-公开
标题翻译：无线互连微电子封装
公开(公告)号：WO2017052648A1
公开(公告)日：2017-03-30
申请号：PCT/US2015/052463
申请日：2015-09-25
申请人： INTEL CORPORATION
发明人： KAMGAING, Telesphor , ADEL, Elsherbini , COHEN, Emanuel
IPC分类号： H01L25/16 , H01L25/065
CPC分类号： H01L23/66 , H01L24/16 , H01L24/73 , H01L25/0655 , H01L25/0657 , H01L25/16 , H01L2223/6677 , H01L2223/6683 , H01L2223/6688 , H01L2224/16235 , H01L2224/73253 , H01L2225/06517 , H01L2225/06572 , H01L2225/06589 , H01L2924/10253 , H01L2924/10329 , H01L2924/1033 , H01L2924/1421 , H01L2924/1432 , H01L2924/1434 , H01L2924/15153 , H01L2924/15192 , H01L2924/15311 , H01L2924/15313 , H01L2924/15321 , H01L2924/19105
摘要： A microelectronic package is described with a wireless interconnect for chip-to-chip communication. In one example, the package includes an integrated circuit chip, a package substrate to carry the integrated circuit chip, the package substrate having conductive connectors to connect the integrated circuit chip to external components, a radio coupled to the integrated circuit chip to receive data from the integrated circuit chip and modulate the data onto a radio frequency carrier, and an antenna on the package substrate coupled to the radio to send the modulated data over the carrier to an external device.
摘要翻译：使用无线互连来描述微电子封装，用于芯片到芯片通信。在一个示例中，封装包括集成电路芯片，用于承载集成电路芯片的封装衬底，封装衬底具有用于将集成电路芯片连接到外部组件的导电连接器，耦合到集成电路芯片的无线电接收数据，集成电路芯片并将数据调制到射频载波上，以及耦合到无线电装置的封装衬底上的天线，以将载波上的调制数据发送到外部设备。

26. 发明申请

WO2017047415A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2017047415A1
公开(公告)日：2017-03-23
申请号：PCT/JP2016/075851
申请日：2016-09-02
申请人：ローム株式会社
发明人：永里　政嗣 , 岡田　匡史
IPC分类号： H01L23/12 , H01L21/60
CPC分类号： H01L23/12 , H01L2924/15311
摘要：半導体装置は、パッケージの底面でアレイ状に並べられた複数の外部端子を有する。複数の外部端子は、装置外部から電流の入力を受け付けるための第１外部端子群と、装置外部に電流を出力するための第２外部端子群を含む。そして、第１外部端子群と第２外部端子群は、それぞれの配列パターン同士が互いに咬み合うようにレイアウトされている。配列パターンは、櫛歯状、十字状、Ｓ字状、Ｔ字状、または、Ｌ字状、若しくは、これらを組み合わせた形状にするとよい。複数の外部端子は、いずれも、ピン、半田ボール、または、電極パッドにするとよい。
摘要翻译：该半导体装置具有在封装的底面上以阵列排列的多个外部端子。多个外部端子包括用于从装置外部接收电流的输入的第一外部端子组和用于向装置的外部输出电流的第二外部端子组。布置第一外部端子组和第二外部端子组，使得其各自的布置图案彼此互锁。布置图案可以是梳齿形，十字形，S形，T形，L形，或者可以具有包括其组合的形状。多个外部端子可以是引脚，焊球或电极焊盘。

27. 发明申请

WO2017043480A1 半導体パッケージ审中-公开
标题翻译：半导体封装
公开(公告)号：WO2017043480A1
公开(公告)日：2017-03-16
申请号：PCT/JP2016/076166
申请日：2016-09-06
申请人：株式会社ソシオネクスト
发明人：楠本　馨一
IPC分类号： H01L23/12 , H01L21/60 , H01L25/065 , H01L25/07 , H01L25/18 , H05K1/14
CPC分类号： H01L23/12 , H01L25/065 , H01L25/07 , H01L25/18 , H01L2224/50 , H01L2224/97 , H01L2924/15311 , H05K1/14
摘要：半導体パッケージは、パッケージ基板の上に保持され、該パッケージ基板と反対側に素子形成面を有する半導体チップと、該半導体チップを覆うと共にその素子形成面及びパッケージ基板の上面に保持されたフィルム基板とを備えている。半導体チップの素子形成面には、チップ接続部が設けられ、パッケージ基板の上面には基板接続部が設けられており、フィルム基板は半導体チップと対向する側に設けられた配線を有する。半導体チップのチップ接続部は、フィルム基板の配線と電気的に接続され、フィルム基板及び配線は半導体チップの外側に延伸され、配線は基板接続部と電気的に接続されている。
摘要翻译：该半导体封装设置有：半导体芯片，其保持在封装基板上，并且在封装基板侧表面的背面具有元件形成面; 以及保持在半导体芯片的元件形成面和封装基板的上表面并覆盖半导体芯片的膜基板。半导体芯片的元件形成表面设置有芯片连接部分; 封装基板的上表面设置有基板连接部; 并且所述薄膜基板包括设置在面向所述半导体芯片的表面上的布线。半导体芯片的芯片连接部分电连接到薄膜基片的布线; 薄膜基板和布线延伸到半导体芯片的外部; 并且所述布线与所述基板连接部电连接。

28. 发明申请

WO2017040967A1 IMPROVED SYSTEM USING SYSTEM IN PACKAGE COMPONENTS 审中-公开
标题翻译：使用系统在包装组件中改进的系统
公开(公告)号：WO2017040967A1
公开(公告)日：2017-03-09
申请号：PCT/US2016/050157
申请日：2016-09-02
申请人： OCTAVO SYSTEMS LLC
发明人： MURTUZA, Masood , FRANTZ, Gene Alan , DANTU, Neeraj Kumar Reddy
IPC分类号： H01L21/50 , H01L25/03
CPC分类号： H01L21/50 , H01L25/03 , H01L25/105 , H01L25/117 , H01L2224/48091 , H01L2224/48227 , H01L2224/48465 , H01L2224/49171 , H01L2225/1017 , H01L2924/15311 , H01L2924/16195 , H01L2924/19105 , H01L2924/00014 , H01L2924/00
摘要： Methods, systems, and devices for enabling the use of SIP subsystems to make a configurable system with desired characteristics and features are provided. A configurable system's unique interconnecting scheme creates appropriate connections between the SIP components and/or subsystems.
摘要翻译：提供了使SIP子系统能够使具有所需特性和特征的可配置系统的方法，系统和设备。可配置系统的独特互连方案在SIP组件和/或子系统之间创建适当的连接。

29. 发明申请

WO2017040539A1 SUBSTRATE COMPRISING AN EMBEDDED INDUCTOR INCLUDING A THIN FILM MAGNETIC CORE 审中-公开
标题翻译：封装包括薄膜磁芯的嵌入式电感器的基板
公开(公告)号：WO2017040539A1
公开(公告)日：2017-03-09
申请号：PCT/US2016/049512
申请日：2016-08-30
申请人： QUALCOMM INCORPORATED
发明人： YUN, Changhan Hobie , VELEZ, Mario Francisco , ZUO, Chengjie , KIM, Daeik Daniel , BERDY, David Francis , LAN, Je-Hsiung Jeffrey , KIM, Jonghae , MUDAKATTE, Niranjan Sunil , MIKULKA, Robert Paul
IPC分类号： H01L23/64 , H01F17/00 , H01F41/04 , H01F41/32 , H05K1/16
CPC分类号： H01F27/2804 , H01F17/0013 , H01F17/0033 , H01F27/245 , H01F41/042 , H01F41/046 , H01F41/14 , H01F41/32 , H01F2027/2809 , H01L23/645 , H01L2224/16225 , H01L2924/15311 , H01L2924/181 , H05K1/165 , H01L2924/00012
摘要： A substrate includes a first dielectric layer, a magnetic core at least partially in the first dielectric layer, where the magnetic core comprises a first non-horizontal thin film magnetic (TFM) layer. The substrate also includes a first inductor that includes a plurality of first interconnects, where the first interconnects are positioned in the substrate to at least partially surround the magnetic core. The magnetic core may further include a second non-horizontal thin film magnetic (TFM) layer. The magnetic core may further include a core layer. The magnetic core may further include a third thin film magnetic (TFM) layer, and a fourth thin film magnetic (TFM) layer that is substantially parallel to the third thin film magnetic (TFM) layer.
摘要翻译：衬底包括第一电介质层，至少部分地在第一介电层中的磁芯，其中磁芯包括第一非水平薄膜磁性（TFM）层。衬底还包括包括多个第一互连件的第一电感器，其中第一互连件位于衬底中以至少部分地围绕磁芯。磁芯还可以包括第二非水平薄膜磁性（TFM）层。磁芯还可以包括芯层。磁芯还可以包括第三薄膜磁性（TFM）层和基本上平行于第三薄膜磁性（TFM）层的第四薄膜磁性（TFM）层。

30. 发明申请

WO2017038905A1 半導体装置、チップモジュール及び半導体モジュール审中-公开
标题翻译：半导体器件，芯片模块和半导体模块
公开(公告)号：WO2017038905A1
公开(公告)日：2017-03-09
申请号：PCT/JP2016/075578
申请日：2016-08-31
申请人：アイシン・エィ・ダブリュ株式会社
发明人：成瀬峰信
IPC分类号： H01L23/12 , H05K3/46
CPC分类号： H01L23/12 , H01L2224/48091 , H01L2224/48227 , H01L2924/15311 , H01L2924/181 , H05K3/46 , H01L2924/00014 , H01L2924/00012
摘要：スルーホールによって配線の有効面積が減少することを抑制し、安定して電源供給が可能な技術を提供する。半導体装置（１）は、複数の配線層（３１，３２，３３，３９）及びスルーホール（ＴＨ）を有する主基板（３）においてチップモジュール（５Ｍ）が実装される表層配線層（３１）に、内周側電源端子群（１４１ｇ）及び外周側電源端子群（１６ｇ）を介して半導体チップ（５１ｐ）に電力を供給する表層電源経路（４０）を有する。表層電源経路（４０）は、直交方向（Ｚ）に見て内周側電源端子群（１４１ｇ）及び外周側電源端子群（１６ｇ）と重複し、内周側電源端子群（１４１ｇ）と接続される位置から主基板（３）の外周側に向かう方向（Ｙ）に延びるように連続して形成されている。
摘要翻译：提供能够抑制由于通孔导致的布线的有效面积的降低的技术，并且能够稳定地供电。在该半导体装置（1）中，经由内周侧电源端子组（141g）向半导体芯片（51p）供给电力的表面层电力供给路径（40）电源端子组（16g）被提供给设置有多个布线层（31,32,33,39）和通孔（TH）的主基板（3）的表面层布线层（31）所述表面层布线层具有安装在其上的芯片模块（5M）。当从正交方向观察时，表面层供电路径40连续地形成为与内周侧电源端子组141g和外周侧供电端子组16g重叠。（Z），并且从与内周侧电源端子组（141g）连接的位置朝向主基板（3）的外周侧的方向（Y）延伸。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式