专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明申请

WO2004040671A3 DISPERSED GROWTH OF NANOTUBES ON A SUBSTRATE 审中-公开
标题翻译：纳米管在衬底上的分散生长
公开(公告)号：WO2004040671A3
公开(公告)日：2004-07-01
申请号：PCT/US0319808
申请日：2003-06-20
申请人： NANOMIX INC
发明人： GABRIEL JEAN-CHRISTOPHE , BRADLEY KEITH , COLLINS PHILIP
IPC分类号： D01F9/12 , D01F9/127 , H01M20060101
CPC分类号： D01F9/12 , B82Y10/00 , B82Y30/00 , D01F9/127 , H01L29/1025 , H01L29/12 , H01L29/66409 , H01L29/772
摘要： Methods of forming a dispersion of nanostructures, a distribution of carbon nanotubes, and an array of nanostructure devices, such as sensors or transistors, are described. The methods involve providing a substrate, applying growth promoter to at least a portion of the substrate, exposing the substrate and the growth promoter to a plasma, and then forming a dispersion of nanostructures from the growth promoter. The plasma disperses the growth promoter as distinct, isolated growth promoter nanoparticles between about 1 nm and 50 nm in size over the substrate. An array of nanostructure devices includes a dispersion of nanostructures and an array of electrodes in contact with the nanostructures. Nanostructures are removed from some areas, leaving regions containing nanostructures to provide electrical communication between two or more electrodes, thus forming an array of nanostructure devices.
摘要翻译：描述了形成纳米结构分散体的方法，碳纳米管分布以及纳米结构装置阵列，例如传感器或晶体管。所述方法涉及提供基底，将生长促进剂施加到基底的至少一部分，将基底和生长促进剂暴露于等离子体，然后从生长促进剂形成纳米结构的分散体。血浆使生长促进剂分散在基质上大小介于约1nm和50nm之间的不同分离的生长促进剂纳米颗粒。纳米结构装置的阵列包括纳米结构的分散体和与纳米结构接触的电极阵列。从一些区域移除纳米结构，留下包含纳米结构的区域以提供两个或更多个电极之间的电连通，从而形成纳米结构装置的阵列。

22. 发明申请

WO2018148909A1 制作隧穿场效应晶体管的方法审中-公开
公开(公告)号：WO2018148909A1
公开(公告)日：2018-08-23
申请号：PCT/CN2017/073816
申请日：2017-02-16
申请人：华为技术有限公司
发明人：蔡皓程 , 赵静 , 张臣雄
IPC分类号： H01L29/772 , H01L21/335
CPC分类号： H01L29/772
摘要：一种制作隧穿场效应晶体管的方法，包括：在衬底（201）上制作主轴（202）；在主轴（202）的侧壁表面上覆盖第一钝化保护层（203）；在未被第一钝化保护层（203）与主轴（202）覆盖的区域形成具有第一种掺杂类型的掺杂区（204）；在第一钝化保护层（203）上覆盖第二钝化保护层（205）；在掺杂区（204）未被第二钝化保护层（205）覆盖的区域形成具有第二种掺杂类型的源区（206），第二掺杂类型与第一掺杂类型相反；去除主轴（202），并在去除主轴（202）的区域上形成具有第一种掺杂类型的漏区（209）；去除第一钝化保护层（203）与第二钝化保护层（205），并在去除第一钝化保护层（203）与第二钝化保护层（205）的区域上制作金属栅极（210），因此，可以克服光刻工艺的限制实现较小尺寸的栅极宽度，而且还可以实现掺杂口袋的灵活设计，能够与传统的半导体工艺相兼容。

23. 发明申请

WO2017019973A1 MULTI-STAGE AND FEED FORWARD COMPENSATED COMPLEMENTARY CURRENT FIELD EFFECT TRANSISTOR AMPLIFIERS 审中-公开
标题翻译：多级和馈线前向补偿补偿电流场效应晶体管放大器
公开(公告)号：WO2017019973A1
公开(公告)日：2017-02-02
申请号：PCT/US2016/044770
申请日：2016-07-29
申请人： CIRCUIT SEED, LLC
发明人： SCHOBER, Susan, Marya , SCHOBER, Robert, C.
IPC分类号： H03F1/08
CPC分类号： H03F3/45183 , H01L29/4238 , H01L29/772 , H01L29/78 , H03F1/083 , H03F3/3022 , H03F3/45475 , H03F2203/45246 , H03F2203/45692 , H03K19/00384
摘要： The present invention relates to a multi-stage and feed forward compensated complimentary current field effect transistor amplifiers, enabling a charge-based approach that takes advantage of the exponential properties incurred in sub-threshold operation. A plurality of complimentary pairs of novel current field effect transistors are connected in series to form a multi-stage amplifier.
摘要翻译：本发明涉及多级和前馈补偿的互补电流场效应晶体管放大器，使得能够利用在次阈值操作中引发的指数特性的基于电荷的方法。多个互补的新颖电流场效应晶体管串联连接以形成多级放大器。

24. 发明申请

WO2016204122A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2016204122A1
公开(公告)日：2016-12-22
申请号：PCT/JP2016/067584
申请日：2016-06-13
申请人：富士電機株式会社
发明人：手塚　伸一 , 大橋　英知
IPC分类号： H03K17/08 , H02M1/08 , H03K17/687
CPC分类号： H02M1/084 , G11C11/4091 , G11C2211/4013 , H01L29/0603 , H01L29/772 , H01L29/7802 , H02M1/32 , H02M7/48 , H02M7/5387 , H03K17/08122 , H03K17/0822 , H03K17/687 , H03K2217/0063 , H03K2217/0072
摘要：ハイサイドのパワーデバイスをオフ状態にするタイミングが遅れることで上下アーム短絡が発生するようなことがあっても、システムとして動作を継続できるようにする。　ハイサイド電位検出回路（１８）により検出されたハイサイド基準電位（ＶＳ）が立上るとハイサイド電位判定回路（１９）がイベント信号（ＥＶＥＮＴ）を出力し、そのとき論理入力信号（ＨＩＮ）がＬレベルであるとパルス生成回路（１６）がハイサイド駆動回路（１２）に対するリセット信号（ＲＥＳＥＴ）を再生成する。過電流検出判定回路（２１）は、ハイサイド制御用の論理入力信号（ＨＩＮ）がＬレベルのとき、イベント信号（ＥＶＥＮＴ）が入力されると過電流検出回路（２０）からの過電流検出信号（ＯＣ＿ＯＵＴ）を無効にした過電流信号（ＶＯＣ）を出力し、イベント信号（ＥＶＥＮＴ）が入力されていないと過電流検出信号（ＯＣ＿ＯＵＴ）を有効とする。
摘要翻译：本发明的目的是使得半导体器件能够作为系统继续工作，即使高侧功率器件关断的定时被延迟，导致上下臂之间的短路。当由高侧电位检测电路（18）检测的高侧基准电位（VS）上升时，高侧电位判定电路（19）输出事件信号（EVENT）。此时，如果逻辑输入信号（HIN）为低电平，则脉冲发生电路（16）再生用于高侧驱动电路（12）的复位信号（RESET）。如果用于高侧控制的逻辑输入信号（HIN）处于低电平，则当输入事件信号（EVENT）时，过电流检测和确定电路（21）输出禁止过电流检测的过电流信号（VOC）来自过电流检测电路（20）的信号（OC_OUT），如果未输入事件信号（EVENT），则使能过电流检测信号（OC_OUT）。

25. 发明申请

WO2015172561A1 具有相位锁定功能的平面纳米振荡器阵列审中-公开
公开(公告)号：WO2015172561A1
公开(公告)日：2015-11-19
申请号：PCT/CN2014/094584
申请日：2014-12-23
申请人：华南师范大学
发明人：许坤远
IPC分类号： H01L29/861 , H01L29/41 , H01L29/772
CPC分类号： H01L27/13 , B82Y20/00 , H01L23/3171 , H01L28/20 , H01L28/40 , H01L29/2003 , H01L29/205 , H01L29/772 , H01L29/861 , H03L7/26
摘要：提供一种具有相位自锁定功能的平面纳米振荡器阵列，其包含两个及以上并联设置的平面纳米振荡器。两个振荡器之间由平面电阻和电容相连，其结构包括：电极（1，3）；分别在二维电子气层（4，7）中引入横向设置的两对平行绝缘刻槽（2，9）来形成振荡沟道（5，8）；纵向设置分隔绝缘刻槽，从而在左侧形成与电极（1）连接的低阻值的平面电阻A，在右侧形成与电极（3）连接的低阻值的平面电阻B；在两个振荡器之间设置与振荡沟道（5、8）平行的绝缘电容刻槽（10），其中填入了高介电常数的绝缘材料。振荡器制作于AlGaN/GaN结构平面上，其依次包括绝缘衬底（14）、GaN层（11）、AlGaN/GaN异质界面上的二维电子气层（12）、AlGaN层（13）。

26. 发明申请

WO2014203550A1 導電構造及びその製造方法、電子装置及びその製造方法审中-公开
标题翻译：电气导电结构，其制造方法，电子设备及其制造方法
公开(公告)号：WO2014203550A1
公开(公告)日：2014-12-24
申请号：PCT/JP2014/051773
申请日：2014-01-28
申请人：独立行政法人産業技術総合研究所
发明人：佐藤　元伸
IPC分类号： H01L21/768 , C01B31/02 , H01L21/28 , H01L21/3205 , H01L21/336 , H01L23/522 , H01L25/065 , H01L25/07 , H01L25/18 , H01L29/78
CPC分类号： H01L23/53276 , B82Y10/00 , C01B32/16 , C01B2202/08 , H01L21/76804 , H01L21/76879 , H01L21/76885 , H01L21/76898 , H01L23/481 , H01L23/485 , H01L23/522 , H01L23/5226 , H01L25/0657 , H01L29/0676 , H01L29/1606 , H01L29/413 , H01L29/772 , H01L29/78 , H01L2221/1094 , H01L2225/06513 , H01L2225/06541 , H01L2924/0002 , H01L2924/00
摘要：　被形成対象である絶縁膜（２６）に開口（２６ａ）を形成し、起立して並列するＣＮＴ（２３）を形成し、ＣＮＴ（２３）の先端部分を開口（２６ａ）内に挿入し、開口（２６ａ）内に挿入された先端部分を残して、ＣＮＴ（２３）を除去する。この構成により、下地材料に依存することなく被形成対象の開口内に高品質なＣＮＴを形成し、信頼性の高い所期の導電構造が実現する。
摘要翻译：开口（26a）形成在用作形成部位的绝缘膜（26）中; 形成垂直的平行碳纳米管（CNT）（23）; 所述CNT（23）的尖端部分插入上述开口（26a）中。并且除了插入开口（26a）中的末端部分之外，CNT（23）被清除。该设计使得可以在形成位置的开口内部形成高质量的CNT而不依赖于基底材料，从而产生具有高可靠性的期望的导电结构。

27. 发明申请

WO2014099003A1 NONPLANAR III-N TRANSISTORS WITH COMPOSITIONALLY GRADED SEMICONDUCTOR CHANNELS 审中-公开
标题翻译：具有组成分级半导体通道的非尼龙III-N晶体管
公开(公告)号：WO2014099003A1
公开(公告)日：2014-06-26
申请号：PCT/US2013/047432
申请日：2013-06-24
申请人： INTEL CORPORATION
发明人： THEN, Han Wui , DASGUPTA, Sansaptak , RADOSAVLJEVIC, Marko , CHU-KUNG, Benjamin , SUNG, Seung Hoon , GARDNER, Sanaz, K. , CHAU, Robert, S.
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/78696 , H01L21/02387 , H01L21/02389 , H01L21/02433 , H01L21/02458 , H01L21/0251 , H01L21/02538 , H01L21/0254 , H01L29/045 , H01L29/0673 , H01L29/2003 , H01L29/205 , H01L29/42392 , H01L29/66409 , H01L29/66522 , H01L29/66742 , H01L29/772 , H01L29/785 , H01L29/78681
摘要： A III-N semiconductor channel is compositionally graded between a transition layer and a III-N polarization layer. In embodiments, a gate stack is deposited over sidewalls of a fin including the graded III-N semiconductor channel allowing for formation of a transport channel in the III-N semiconductor channel adjacent to at least both sidewall surfaces in response to a gate bias voltage. In embodiments, a gate stack is deposited completely around a nanowire including a III-N semiconductor channel compositionally graded to enable formation of a transport channel in the III-N semiconductor channel adjacent to both the polarization layer and the transition layer in response to a gate bias voltage.
摘要翻译： III-N半导体通道在过渡层和III-N偏振层之间组成分级。在实施例中，栅堆叠沉积在包括渐变III-N半导体沟道的鳍的侧壁上，允许在响应于栅极偏置电压的至少两个侧壁表面相邻的III-N半导体沟道中形成传输沟道。在实施例中，栅极叠层完全沉积在包括III-N半导体沟道的纳米线周围，该纳米线被组成分级，以使得能够响应于栅极形成与偏振层和过渡层两者相邻的III-N半导体沟道中的传输沟道偏压。

28. 发明申请

WO2013109481A1 SEMICONDUCTOR DEVICE WITH A LOW-K SPACER AND METHOD OF FORMING THE SAME 审中-公开
标题翻译：具有低K间距的半导体器件及其形成方法
公开(公告)号：WO2013109481A1
公开(公告)日：2013-07-25
申请号：PCT/US2013/021357
申请日：2013-01-14
申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人： CHENG, Kangguo , DORIS, Bruce, B. , KHAKIFIROOZ, Ali , LA TULIPE, Douglas, C., Jr.
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/78603 , H01L29/0847 , H01L29/4908 , H01L29/495 , H01L29/517 , H01L29/518 , H01L29/6653 , H01L29/66545 , H01L29/66628 , H01L29/772 , H01L29/785 , H01L29/78654
摘要： A device includes a semiconductor-on-insulator (SOI) substrate (110). A gate stack on the SOI substrate (110) includes a gate dielectric layer (185) and a gate conductor layer (190). Low-k spacers (175) are adjacent to the gate dielectric layer (185). Raised source/drain (RSD) regions (160) are adjacent to the low-k spacers (175). The low-k spacers (175) are embedded in an interlayer dielectric (ILD) layer (165) on the RSD regions (160).
摘要翻译：一种器件包括绝缘体上半导体（SOI）衬底（110）。 SOI衬底（110）上的栅极堆叠包括栅极电介质层（185）和栅极导体层（190）。低k间隔物（175）与栅极电介质层（185）相邻。升高的源极/漏极（RSD）区域（160）与低k间隔物（175）相邻。低k间隔物（175）嵌入在RSD区域（160）上的层间电介质（ILD）层（165）中。

29. 发明申请

WO2009099259A1 NANODEVICE, TRANSISTOR COMPRISING THE NANODEVICE, METHOD FOR MANUFACTURING THE NANODEVICE, AND METHOD FOR MANUFACTURING THE TRANSISTOR 审中-公开
标题翻译：纳米器件，包含纳米器件的晶体管，制造纳米器件的方法和制造晶体管的方法
公开(公告)号：WO2009099259A1
公开(公告)日：2009-08-13
申请号：PCT/KR2008/000731
申请日：2008-02-05
申请人： POSTECH ACADEMY-INDUSTRY FOUNDATION , HONG, Young-Joon , YI, Gyu-Chul
发明人： HONG, Young-Joon , YI, Gyu-Chul
IPC分类号： B82B3/00
CPC分类号： H01L29/0665 , B82Y10/00 , H01L29/0673 , H01L29/0676 , H01L29/2003 , H01L29/2203 , H01L29/267 , H01L29/4232 , H01L29/66409 , H01L29/772 , H01L29/775 , H01L33/18
摘要： A nanodevice, a transistor including the nanodevice, a method of manufacturing the nanodevice, and a method of manufacturing the transistor including the nanodevice are provided. The nanodevice includes a substrate, a mask layer located on the substrate and having at least one opening, and a nanotube formed on the substrate through the opening along an edge of the opening. The nanotube extends through the opening in a direction substantially perpendicular to a surface of the substrate.
摘要翻译：提供纳米器件，包括纳米器件的晶体管，制造纳米器件的方法以及制造包括纳米器件的晶体管的方法。纳米器件包括衬底，位于衬底上并具有至少一个开口的掩模层，以及沿着开口的边缘通过开口形成在衬底上的纳米管。纳米管沿基本上垂直于基底表面的方向延伸穿过开口。

30. 发明申请

WO2007004595A2 METHOD FOR PRODUCING SEMICONDUCTOR DEVICE 审中-公开
标题翻译：生产半导体器件的方法
公开(公告)号：WO2007004595A2
公开(公告)日：2007-01-11
申请号：PCT/JP2006/313167
申请日：2006-06-26
申请人： NISSAN MOTOR CO., LTD. , ROHM CO., LTD. , SHIMOIDA, Yoshio , TANAKA, Hideaki , HAYASHI, Tetsuya , HOSHI, Masakatsu , YAMAGAMI, Shigeharu , KAWAMOTO, Noriaki , KITOU, Takayuki , MIURA, Mineo , NAKAMURA, Takashi
发明人： SHIMOIDA, Yoshio , TANAKA, Hideaki , HAYASHI, Tetsuya , HOSHI, Masakatsu , YAMAGAMI, Shigeharu , KAWAMOTO, Noriaki , KITOU, Takayuki , MIURA, Mineo , NAKAMURA, Takashi
CPC分类号： H01L21/049 , H01L29/1608 , H01L29/267 , H01L29/66068 , H01L29/772 , H01L29/7828
摘要： A method for producing a semiconductor device (20) is disclosed. The semiconductor device (20) includes: 1) a semiconductor substrate (1, 2), 2) a hetero semiconductor area (3) configured to contact a first main face (1A) of the semiconductor substrate (1, 2) and different from the semiconductor substrate (1, 2) in band gap, 3) a gate electrode (7) contacting, via a gate insulating film (6), a part of a junction part (13) between the hetero semiconductor area (3) and the semiconductor substrate (1, 2), 4) a source electrode (8) configured to connect to the hetero semiconductor area (3), and 5) a drain electrode (9) configured to make an ohmic connection with the semiconductor substrate (1, 2). The method includes the following sequential operations: i) forming the gate insulating film (6); and ii) nitriding the gate insulating film (6).
摘要翻译：公开了一种用于制造半导体器件（20）的方法。半导体器件（20）包括：1）半导体衬底（1,2），2）异质半导体区域（3），被配置为接触半导体衬底（1,2）的第一主面（1A）所述半导体衬底（1,2）具有带隙，3）栅极电极（7）经由栅极绝缘膜（6）与所述异质半导体区域（3）之间的接合部分（13）的一部分半导体衬底（1,2），4）构造成连接到所述异质半导体区域（3）的源电极（8），以及5）被配置为与所述半导体衬底（1,2）形成欧姆连接的漏电极（9） 2）。该方法包括以下顺序操作：i）形成栅极绝缘膜（6）; 和ii）氮化所述栅极绝缘膜（6）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式