专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2019101569A1 SULFONIUM SALTS OF DNTT AND RELATED COMPOUNDS AS SOLUBLE PHOTOCLEAVABLE PRECURSORS FOR ORGANIC SEMICONDUCTORS FOR USE IN ORGANIC FIELD-EFFECT TRANSISTORS 审中-公开
公开(公告)号：WO2019101569A1
公开(公告)日：2019-05-31
申请号：PCT/EP2018/081011
申请日：2018-11-13
申请人： BASF SE
发明人： YAMATO, Hitoshi , TSUDA, Takuya , DOI, Iori , NEKELSON, Fabien
IPC分类号： C07D495/04 , H01L29/772 , H01L51/00 , H01L51/30 , H01L51/46
CPC分类号： C07D495/04 , H01L29/772 , H01L51/0074 , H01L51/0558
摘要： The present invention provides a process for manufacturing an electronic device comprising a semiconducting layer, which process comprises i) a step of applying a composition comprising at least a compound of formulae (1A)-(1B)-(1C) on a precursor of the electronic device in order to form a layer, and ii) a step of treating the layer of step i) with light in order to form a semiconducting layer, we well as a compound of formula 1A, 1B or 1C, compositions comprising at least one compound of formula 1A, 1B or 1C, and the use of at least one compound of formula 1A, 1B or 1C as photocleavable precursor for organic semiconducting materials.

2. 发明申请

WO2018161206A1 制作隧穿场效应晶体管的方法与制作反相器的方法审中-公开
公开(公告)号：WO2018161206A1
公开(公告)日：2018-09-13
申请号：PCT/CN2017/075717
申请日：2017-03-06
申请人：华为技术有限公司
发明人：蔡皓程 , 徐挽杰 , 张臣雄
IPC分类号： H01L29/772 , H01L21/335 , H01L21/265
CPC分类号： H01L21/265 , H01L29/772
摘要：一种制作隧穿场效应晶体管的方法与制作反相器的方法。制作隧穿场效应晶体管的方法包括：在衬底(201)上制作主轴(202)，在主轴(202)上覆盖第一钝化保护层(203)；在未被第一钝化保护层(203)与主轴(202)覆盖的区域中紧邻第一钝化保护层(203)的区域上形成掺杂区(204)；在第一钝化保护层(203)上覆盖第二钝化保护层(205)；在掺杂区未被第二钝化保护层(205)覆盖的区域形成与掺杂区(204)的掺杂类型相反的源区(206)；去除主轴(202)，并在去除主轴(202)的区域上形成漏区(209)，第一钝化保护层(203)与第二钝化保护层(205)在第一表面上的投影为矩形环；去除矩形环中除目标部分之外的部分所对应的钝化保护层；去除目标部分所对应的钝化保护层，并在去除目标部分所对应的钝化保护层的区域上制作金属栅极(210)。因此，可以克服光刻工艺的限制。

3. 发明申请

WO2017079928A1 隧穿场效应晶体管及其制备方法审中-公开
公开(公告)号：WO2017079928A1
公开(公告)日：2017-05-18
申请号：PCT/CN2015/094352
申请日：2015-11-11
申请人：华为技术有限公司
发明人：杨喜超 , 张臣雄
IPC分类号： H01L29/772 , H01L21/335
CPC分类号： H01L29/772
摘要：提供一种隧穿场效应晶体管（TFET）及其制备方法，属于半导体技术领域。通过设置位于源区上方的栅介质层的栅电容大于位于沟道区上方的栅介质层的栅电容，使得在相同栅压下，栅压对线隧穿结的调控能力强于对点隧穿结的调控能力，因此，点隧穿结所需的开启电压相对增大，因而能够延缓或者推迟点隧穿结的开启，从而保证线隧穿能够主宰整个器件的开启，确保TFET具有比较陡峭的亚阈值特性，使得TFET的功耗降低。

4. 发明申请

WO2010150407A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2010150407A1
公开(公告)日：2010-12-29
申请号：PCT/JP2009/061769
申请日：2009-06-26
申请人：株式会社東芝 , 小林茂樹 , 沼田敏典
发明人：小林　茂樹 , 沼田　敏典
IPC分类号： H01L29/88 , H01L27/10 , H01L29/66
CPC分类号： H01L21/84 , G11C11/39 , H01L27/108 , H01L27/11 , H01L27/1203 , H01L29/772 , H01L29/785 , H01L29/78696 , H01L29/882
摘要：　負性微分抵抗特性を有する半導体装置であって、絶縁膜上に設けられ、Ｓｉで形成された第１のチャネル領域と、第１のチャネル領域を挟んで前記絶縁膜上にそれぞれ設けられ、第１のチャネル領域よりも膜厚の薄いＳｉで形成された２つの第２のチャネル領域と、第１及び第２のチャネル領域を挟んで絶縁膜上に設けられ、且つ第２のチャネル領域に対して第１のチャネル領域と反対側にそれぞれ設けられ、第１のチャネル領域よりも膜厚の厚いＳｉで形成された２つの電極領域とを備え、電極領域間への電圧の印加により電極領域間に負性微分抵抗特性を発現させる。
摘要翻译：公开了具有负的差分电阻特性的半导体器件。半导体器件包括设置在绝缘膜上并由Si和两个第二沟道区域形成的第一沟道区域，其设置在绝缘膜上，使得第一沟道区域插入在两个第二沟道区域之间。两个第二沟道区域由Si形成并且具有比第一沟道区域更薄的膜厚度。半导体器件还包括设置在绝缘膜上的两个电极区域，使得第一和第二沟道区域插入在两个电极区域之间，并且两个电极区域分别位于远离第一沟道区域的第二沟道区域的侧面上。两个电极区域由Si形成并且具有比第一沟道区域更大的膜厚度。跨电极区域的电压施加在电极区域之间产生负的差分电阻特性。

5. 发明申请

WO2009140395A2 SEMICONDUCTOR FOR USE IN HARSH ENVIRONMENTS 审中-公开
标题翻译：在HARH环境中使用的半导体
公开(公告)号：WO2009140395A2
公开(公告)日：2009-11-19
申请号：PCT/US2009043800
申请日：2009-05-13
申请人： BAKER HUGHES INC , CSUTAK SEBASTIAN
发明人： CSUTAK SEBASTIAN
CPC分类号： H01L29/2003 , B82Y20/00 , G01V8/02 , H01L29/772 , H01L29/861 , H01L33/06 , H01L33/32 , H01L2924/0002 , H01S5/2009 , H01S5/309 , H01S5/3216 , H01S5/3407 , H01S5/34333 , H01L2924/00
摘要： A gallium-nitride semiconductor apparatus may include an active region having one or more nitride-based barrier layers that are modulation-doped using a nitride-based doped layer. An active region may have at least two nitride-based barrier layers, and a nitride-based blocking layer may be disposed between the at least two barrier layers.
摘要翻译：氮化镓半导体装置可以包括具有使用氮化物基掺杂层进行调制掺杂的一个或多个基于氮化物的势垒层的有源区。有源区可以具有至少两个基于氮化物的阻挡层，并且氮化物基阻挡层可以设置在至少两个势垒层之间。

6. 发明申请

WO2008097551A2 III-NITRIDE SEMICONDUCTOR DEVICE 审中-公开
标题翻译： III-NITRIDE半导体器件
公开(公告)号：WO2008097551A2
公开(公告)日：2008-08-14
申请号：PCT/US2008/001522
申请日：2008-02-05
申请人： INTERNATIONAL RECTIFIER CORPORATION , HE, Zhi , BEACH, Robert , CAO, Jianjun
发明人： HE, Zhi , BEACH, Robert , CAO, Jianjun
IPC分类号： H01L21/336 , H01L29/205
CPC分类号： H01L29/2003 , H01L21/02458 , H01L21/0254 , H01L21/28581 , H01L29/205 , H01L29/401 , H01L29/4916 , H01L29/495 , H01L29/4966 , H01L29/772 , H01L29/7786 , H01L29/7787
摘要： A πi-nitride semiconductor device which includes a barrier body between the gate electrode and the gate dielectric thereof.
摘要翻译：一种氮化钛半导体器件，其包括在栅极电极和栅极电介质之间的势垒体。

7. 发明申请

WO2008010959A9 BEAM ABLATION LITHOGRAPHY 审中-公开
标题翻译：光束拍摄
公开(公告)号：WO2008010959A9
公开(公告)日：2008-04-03
申请号：PCT/US2007016006
申请日：2007-07-13
申请人： UNIV PENNSYLVANIA , BRNDIC MARIJA , FISCHBEIN MICHAEL D
发明人： BRNDIC MARIJA , FISCHBEIN MICHAEL D
IPC分类号： H01L21/00 , H01J37/08
CPC分类号： H01L21/32131 , B82Y10/00 , C12Q1/6869 , H01L29/0665 , H01L29/0673 , H01L29/125 , H01L29/1606 , H01L29/772 , H01L29/7781 , Y10S430/143 , Y10T428/24802
摘要： Provided are beam ablation lithography methods capable of removing and manipulating material at the nanoscale. Also provided are nanoscale devices, nanogap field effect transistors, nano-wires, nano-crystals and artificial atoms made using the disclosed methods.
摘要翻译：提供了能够去除和操纵纳米级材料的光束消融光刻方法。还提供了使用所公开的方法制造的纳米尺度器件，纳米斑点场效应晶体管，纳米线，纳米晶体和人造原子。

8. 发明申请

WO2006107735A2 METHOD FOR MAKING A SEMICONDUCTOR DEVICE INCLUDING A SUPERLATTICE WITH REGIONS DEFINING A SEMICONDUCTOR JUNCTION 审中-公开
标题翻译：制造半导体器件的方法，包括定义半导体结的区域的超导
公开(公告)号：WO2006107735A2
公开(公告)日：2006-10-12
申请号：PCT/US2006/011823
申请日：2006-03-29
申请人： RJ MEARS, LLC , MEARS, Robert J. , STEPHENSON, Robert John
发明人： MEARS, Robert J. , STEPHENSON, Robert John
IPC分类号： H01L21/8238 , H01L29/10 , H01L29/15 , H01L29/78
CPC分类号： H01L29/1054 , B82Y10/00 , H01L21/823807 , H01L29/152 , H01L29/154 , H01L29/155 , H01L29/772 , H01L29/7833
摘要： A method for making a semiconductor device may include forming a superlattice comprising a plurality of stacked groups of layers. Each group of layers of the superlattice may include a plurality of stacked base silicon monolayers defining a base silicon portion and an energy band-modifying layer thereon. The energy band-modifying layer may include at least one non-semiconductor monolayer constrained within a crystal lattice of adjacent base semiconductor portions. The method may further include forming at least one pair of oppositely-doped regions in the superlattice defining at least one semiconductor junction.
摘要翻译：制造半导体器件的方法可以包括形成包含多个堆叠层组的超晶格。超晶格的每组层可以包括在其上限定基硅部分和能带修饰层的多个层叠的基底硅单层。能带修饰层可以包括约束在相邻的基底半导体部分的晶格内的至少一个非半导体单层。该方法还可以包括在超晶格中形成限定至少一个半导体结的至少一对相对掺杂区域。

9. 发明申请

WO2005001895A3 PATTERNED THIN FILM GRAPHITE DEVICES AND METHOD FOR MAKING SAME 审中-公开
标题翻译：图案薄膜石墨装置及其制造方法
公开(公告)号：WO2005001895A3
公开(公告)日：2006-01-19
申请号：PCT/US2004017537
申请日：2004-06-03
申请人： GEORGIA TECHNOLOGY RES CORP
发明人： DEHEER WALT , BERGER CLAIRE , FIRST PHILLIP
IPC分类号： B32B9/00 , H01L20060101 , H01L21/04 , H01L21/302 , H01L21/461 , H01L29/16 , H01L29/772 , C23C14/00 , H01L29/06 , H01L29/76 , H01L29/94 , H01L31/062
CPC分类号： H01L21/0405 , H01L21/0445 , H01L29/16 , H01L29/1606 , H01L29/772 , H01L29/7781 , Y10S438/931
摘要： In a method of making graphite devices (100), a preselected crystal face (12) of a crystal (10) is annealed to create a thin-film graphitic layer (30) disposed against selected face (12). A preselected pattern is generated on the thin-film graphitic layer (30). A functional structure (320) includes a crystalline substrate (10) having a preselected crystal face (12). A thin-film graphitic layer (30) is disposed on the preselected crystal face (12). The thin-film graphitic layer (30) is patterned so as to define at least one functional structure (320).
摘要翻译：在制造石墨装置（100）的方法中，将晶体（10）的预选晶体面（12）退火以产生设置在选定面（12）上的薄膜石墨层（30）。在薄膜石墨层（30）上产生预选图案。功能结构（320）包括具有预选晶体面（12）的晶体衬底（10）。薄膜石墨层（30）设置在预选晶体面（12）上。图案化薄膜石墨层（30）以限定至少一个功能结构（320）。

10. 发明申请

WO02086973A3 NANOELECTRONIC DEVICES AND CIRCUITS 审中-公开
标题翻译：纳米电子设备和电路
公开(公告)号：WO02086973A3
公开(公告)日：2003-10-16
申请号：PCT/GB0201807
申请日：2002-04-18
申请人： BTG INT LTD , SONG AIMIN , OMLING PAER
发明人： SONG AIMIN , OMLING PAER
IPC分类号： H01L27/14 , H01L21/329 , H01L21/331 , H01L21/334 , H01L21/335 , H01L21/8234 , H01L27/06 , H01L29/06 , H01L29/739 , H01L29/772 , H01L29/775 , H01L29/80 , H01L29/861 , H01L31/10 , H01L21/8252
CPC分类号： B82Y10/00 , H01L29/66075 , H01L29/66204 , H01L29/6631 , H01L29/66469 , H01L29/7393 , H01L29/772 , H01L29/775 , H01L29/861
摘要： Diode devices with superior and pre-settable characteristics and of nanometric dimensions, comprise etched insulative lines (8, 16, 18) in a conductive substrate to define between the lines charge carrier flow paths, formed as elongate channels (20) at least 100 nm long and less than 100 nm wide. The current-voltage characteristic of the diode devices are similar to a conventional diode, but both the threshold voltage (from 0V to a few volts) and the current level (from nA to mu A) can be tuned by orders of magnitude by changing the device geometry. Standard silicon wafers can be used as substrates. A full family of logic gates, such as OR, AND, and NOT, can be constructed based on this device solely by simply etching insulative lines in the substrate.
摘要翻译：具有优异和可预先设定的特性和纳米尺寸的二极管器件包括导电衬底中的蚀刻绝缘线（8,16,18），以在线之间限定电荷载流子流动路径，其形成为至少100nm的细长通道（20）长且小于100nm宽。二极管器件的电流 - 电压特性类似于常规二极管，但是阈值电压（从0V到几伏特）和电流电平（从nA到μA）都可以通过改变数量级来调节数量级设备几何。标准硅晶片可用作基板。逻辑门的全系列，例如OR，AND和NOT，可以仅通过简单地蚀刻衬底中的绝缘线来基于该器件构造。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式