专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明申请

WO2016091992A1 Leiterplatte mit einem asymmetrischen Schichtenaufbau 审中-公开
标题翻译： PCB具有非对称层结构
公开(公告)号：WO2016091992A1
公开(公告)日：2016-06-16
申请号：PCT/EP2015/079200
申请日：2015-12-10
申请人： AT & S AUSTRIA TECHNOLOGIE & SYSTEMTECHNIK AKTIENGESELLSCHAFT
发明人： ZLUC, Andreas , WEIDINGER, Gerald , SCHOBER, Mario , STAHR, Hannes , SCHWARZ, Timo , GRUBER, Benjamin
IPC分类号： H05K1/02 , H05K1/03 , H05K3/46 , H05K1/18 , C08J5/24 , H01L23/538
CPC分类号： H05K1/0271 , H01L21/481 , H01L21/4857 , H01L21/568 , H01L23/145 , H01L23/5383 , H01L23/5385 , H01L23/5387 , H01L23/5389 , H01L24/19 , H01L24/20 , H01L2224/2518 , H01L2224/32145 , H01L2224/73267 , H01L2224/9222 , H01L2924/0002 , H01L2924/18162 , H01L2924/19105 , H05K1/0353 , H05K1/0366 , H05K1/0373 , H05K1/0393 , H05K1/115 , H05K1/185 , H05K1/189 , H05K3/0017 , H05K3/0097 , H05K3/4602 , H05K2201/0129 , H05K2201/0133 , H05K2201/0187 , H05K2201/0191 , H05K2201/068 , H05K2201/09136 , H01L2924/00
摘要： Es wird eine Leiterplatte (200) beschrieben, welche aufweist einen Schichtenverbund mit zumindest einer dielektrischen Schicht (114), welche parallel zu einer xy-Ebene, die durch eine x-Achse und eine dazu senkrechte y-Achse aufgespannt ist, eine flächige Ausdehnung aufweist und entlang einer z-Achse, welche senkrecht zu der x-Achse und zu der y-Achse ist, eine Schichtdicke aufweist; und zumindest einer metallischen Schicht (136), welche flächig an der dielektrischen Schicht angebracht ist; wobei der Schichtenverbund entlang der z-Achse frei von einer Symmetrieebene ist, welche parallel zu der xy-Ebene orientiert ist, und die dielektrische Schicht (114) ein dielektrisches Material aufweist, welches ein Elastizitätsmodul E im Bereich zwischen 1 und 20 GPa und entlang der x-Achse und entlang der y-Achse einen thermischen Ausdehnungskoeffizienten im Bereich zwischen 0 und 17 ppm/K hat. Es wird ferner ein Verfahren zum Herstellen einer derartigen Leiterplatte (200) beschrieben. Ferner wird ein Verfahren zum Herstellen einer Leiterplattenstruktur aufweisend zwei asymmetrischen Leiterplatten sowie ein Verfahren zum Herstellen von zwei prozessierten asymmetrischen Leiterplatten (500a, 500b) aus einer größeren Leiterplattenstruktur (505) beschrieben.
摘要翻译：中描述了一种印刷电路板（200），包括具有至少一个电介质层（114）具有平行于由x轴和垂直y轴撑开的xy平面，平面延伸的层的复合和沿着z轴，其垂直于x轴和y轴，具有层厚度; 和至少一个金属层（136），其是安装在介电层上表面上; 其中，沿所述z轴的层压材料是自由的对称平面平行于xy平面定向，并且所述介电层（114）的包括具有1至20 GPA沿之间和弹性模量E的介电材料 x轴和沿y轴具有范围在0和17ppm / K之间的热膨胀系数它进一步描述这样的印刷电路板（200）的制造方法。此外，一种制造印刷电路板的结构，其包括两个不对称的印刷电路板的方法以及用于制造非对称两个经处理的板（500A，500B）的方法，从较大的印刷电路板结构（505）中所述。

12. 发明申请

WO2015195083A1 SILICON DIE WITH INTEGRATED HIGH VOLTAGE DEVICES 审中-公开
标题翻译：具有集成高压设备的硅芯片
公开(公告)号：WO2015195083A1
公开(公告)日：2015-12-23
申请号：PCT/US2014/042576
申请日：2014-06-16
申请人： INTEL CORPORATION , NELSON, Donald W. , WEBB, M. Clair , MORROW, Patrick , JUN, Kimin
发明人： NELSON, Donald W. , WEBB, M. Clair , MORROW, Patrick , JUN, Kimin
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L25/0652 , H01L21/568 , H01L21/6835 , H01L21/8221 , H01L23/427 , H01L23/49827 , H01L23/5389 , H01L24/19 , H01L24/20 , H01L25/0655 , H01L25/0657 , H01L25/18 , H01L25/50 , H01L27/0688 , H01L27/0922 , H01L2221/68359 , H01L2221/68372 , H01L2223/6677 , H01L2224/04105 , H01L2224/12105 , H01L2224/16227 , H01L2224/24137 , H01L2224/24195 , H01L2224/73267 , H01L2224/9222 , H01L2225/06524 , H01L2225/06527 , H01L2225/06548 , H01L2924/13091 , H01L2924/15311 , H01L2924/18162 , H01L2924/19105 , H01L2924/00
摘要： A method including forming a plurality of first devices and a plurality of first interconnects on a substrate; coupling a second device layer including a plurality of second devices to ones of the plurality of first interconnects, and forming a plurality of second interconnects on the second device layer. An apparatus including a first device layer including a plurality of first circuit devices disposed between a plurality of first interconnects and a plurality of second interconnects and a second device layer including a plurality of second devices juxtaposed and coupled to one of the plurality of first interconnects and the plurality of second interconnects, wherein one of the plurality of first devices and the plurality of second devices include devices having a higher voltage range than the other of the plurality of first devices and the plurality of second devices.
摘要翻译：一种方法，包括在衬底上形成多个第一器件和多个第一互连件; 将包括多个第二设备的第二设备层耦合到所述多个第一互连中的一个，并且在所述第二设备层上形成多个第二互连。一种包括第一装置层的装置，包括设置在多个第一互连和多个第二互连之间的多个第一电路装置和包括多个第二装置的第二装置层，所述第二装置层并置并耦合到所述多个第一互连中的一个，所述多个第二互连，其中所述多个第一装置和所述多个第二装置中的一个包括具有比所述多个第一装置和所述多个第二装置中的另一个更高的电压范围的装置。

13. 发明申请

WO2014161020A1 VERFAHREN ZUM HERSTELLEN EINES LEITERPLATTENELEMENTS 审中-公开
标题翻译：一种用于生产电路板元件
公开(公告)号：WO2014161020A1
公开(公告)日：2014-10-09
申请号：PCT/AT2014/050066
申请日：2014-03-17
申请人： AT & S AUSTRIA TECHNOLOGIE & SYSTEMTECHNIK AKTIENGESELLSCHAFT
发明人： STAHR, Johannes , ZLUC, Andreas
IPC分类号： H05K1/18
CPC分类号： H05K3/30 , H01L21/568 , H01L23/5389 , H01L24/19 , H01L24/24 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/73 , H01L24/82 , H01L24/83 , H01L24/92 , H01L2224/04105 , H01L2224/2402 , H01L2224/24137 , H01L2224/2732 , H01L2224/27334 , H01L2224/27436 , H01L2224/27505 , H01L2224/2929 , H01L2224/29339 , H01L2224/32245 , H01L2224/73104 , H01L2224/73267 , H01L2224/82007 , H01L2224/82138 , H01L2224/83191 , H01L2224/83192 , H01L2224/9222 , H01L2224/92244 , H01L2924/1305 , H01L2924/13055 , H05K1/185 , H05K1/186 , H05K3/0064 , H05K3/007 , H05K3/12 , H05K3/4644 , H05K3/4697 , H01L2924/00
摘要： Verfahren zum Herstellen eines Leiterplattenelements mit wenigstens einem elektronischen Bauteil (1), der eine durch elektrische Kontakte oder eine leitende Schicht definierte Anschlussseite aufweist, und der zur Positionierung mit einem temporären Träger (2) verbunden und in einem Isoliermaterial (9) eingebettet wird; der Bauteil (1) wird direkt auf einer Kunststofffolie (2) als temporärer Träger (2) in einer vorgegebenen Position angebracht, wonach auf der der Kunststofffolie (2) gegenüberliegenden Seite des Bauteils (1) eine Verbundlage (4, 4') mit zumindest einem Träger (7) und einem elektrischen Leiter (6), vorzugsweise auch mit einem Isoliermaterial (5, 5A), mit dem Träger (7) vom Bauteil (1) abgewandt, angebracht und danach die Kunststofffolie (2) abgelöst wird; sodann wird der Bauteil (1) in Isoliermaterial (5A; 9) eingebettet. Vorzugsweise wird nach der Einbettung des Bauteils (1) im Isoliermaterial (5A; 9) eine weitere Verbundlage (11) auf der der ersten Verbundlage (4, 4') gegenüberliegenden Seite auf dem Bauteil (1) und auf dessen Einbettung aufgebracht.
摘要翻译：制造印刷电路板元件与至少一个电子部件的方法（1）具有由电触点或导电层终端侧限定的形状，并用临时支撑体的定位（2）和嵌入绝缘材料（9）; 组分（1）直接在塑料膜（2），其安装作为临时支撑件（2）在预定位置，随后在塑料膜（2）该部件的相反侧（1）的复合层（4,4“）与至少的载体（7）和电导体（6），优选地也用绝缘材料（5，5A），与从该组件的支撑件（7）（1）的距离，安装并且此后所述塑料膜（2）被分离; 然后在绝缘材料成分（1）（图5A，9）被嵌入。优选地，组分（1）中的绝缘材料的第一复合层（4,4“）相反的一侧上的嵌入（5A，9）进一步的复合层（11）与组分（1）之后和施加到其嵌入。

14. 发明申请

WO2009038984A3 MICROELECTRONIC PACKAGE AND METHOD OF FORMING SAME 审中-公开
标题翻译：微电子封装及其制造方法
公开(公告)号：WO2009038984A3
公开(公告)日：2009-05-07
申请号：PCT/US2008075289
申请日：2008-09-04
申请人： INTEL CORP , GUZEK JOHN S
发明人： GUZEK JOHN S
IPC分类号： H01L23/12
CPC分类号： H01L23/4334 , H01L21/568 , H01L21/6835 , H01L23/3121 , H01L23/42 , H01L24/24 , H01L24/82 , H01L24/92 , H01L24/97 , H01L2221/68359 , H01L2221/68381 , H01L2224/16 , H01L2224/73267 , H01L2224/82005 , H01L2224/8385 , H01L2224/9222 , H01L2924/01019 , H01L2924/01029 , H01L2924/01033 , H01L2924/014 , H01L2924/07802 , H01L2924/10253 , H01L2924/16195 , H01L2924/18161 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/30107 , H01L2224/82 , H01L2224/83 , H01L2924/00
摘要： A microelectronic package includes a carrier (110, 210, 410, 1110) having a first surface (111, 211, 411, 1111) and an opposing second surface (112, 212, 412, 1112), an adhesive layer (120, 220, 221, 520, 1220, 1221) at the first surface of the carrier, a die (130, 230, 231, 530, 531, 1230, 1231) attached to the first surface of the carrier by the adhesive layer, an encapsulation material (140, 240, 640, 1340) at the first surface of the carrier and at least partially surrounding the die and the adhesive layer, and a build-up layer (150, 250, 750, 1450) adjacent to the encapsulation material, wherein the die and the build-up layer are in direct physical contact with each other. In one embodiment the carrier is a heat spreader having a first surface and a second surface the second surface being a top surface of the microelectronic package.
摘要翻译：微电子封装包括具有第一表面（111,211,411,1111）和相对的第二表面（112,212,412,1112）的载体（110,210,410,1110），粘合剂层（120,220 ，221,520,1220,1221），通过粘合层附着到载体的第一表面的管芯（130,230,231,530,531,1230,1231），封装材料（140,240,640,1340）在所述载体的所述第一表面处并且至少部分地围绕所述管芯和所述粘合剂层以及与所述包封材料相邻的堆积层（150,250,750,1450），其中，模具和堆积层彼此直接物理接触。在一个实施例中，载体是具有第一表面和第二表面的散热器，第二表面是微电子封装的顶表面。

15. 发明申请

WO2009038984A2 MICROELECTRONIC PACKAGE AND METHOD OF FORMING SAME 审中-公开
标题翻译：微电子封装及其形成方法
公开(公告)号：WO2009038984A2
公开(公告)日：2009-03-26
申请号：PCT/US2008/075289
申请日：2008-09-04
申请人： INTEL CORPORATION , GUZEK, John, S.
发明人： GUZEK, John, S.
IPC分类号： H01L23/12
CPC分类号： H01L23/4334 , H01L21/568 , H01L21/6835 , H01L23/3121 , H01L23/42 , H01L24/24 , H01L24/82 , H01L24/92 , H01L24/97 , H01L2221/68359 , H01L2221/68381 , H01L2224/16 , H01L2224/73267 , H01L2224/82005 , H01L2224/8385 , H01L2224/9222 , H01L2924/01019 , H01L2924/01029 , H01L2924/01033 , H01L2924/014 , H01L2924/07802 , H01L2924/10253 , H01L2924/16195 , H01L2924/18161 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/30107 , H01L2224/82 , H01L2224/83 , H01L2924/00
摘要： A microelectronic package includes a carrier (110, 210, 410, 1110) having a first surface (111, 211, 411, 1111) and an opposing second surface (112, 212, 412, 1112), an adhesive layer (120, 220, 221, 520, 1220, 1221) at the first surface of the carrier, a die (130, 230, 231, 530, 531, 1230, 1231) attached to the first surface of the carrier by the adhesive layer, an encapsulation material (140, 240, 640, 1340) at the first surface of the carrier and at least partially surrounding the die and the adhesive layer, and a build-up layer (150, 250, 750, 1450) adjacent to the encapsulation material, wherein the die and the build-up layer are in direct physical contact with each other. In one embodiment the carrier is a heat spreader having a first surface and a second surface the second surface being a top surface of the microelectronic package.
摘要翻译：微电子封装包括具有第一表面（111,211,411,1111）和相对的第二表面（112,212,412,1112）的载体（110,210,410,1110），粘合层（120,220），221,520,1220,1221），通过所述粘合剂层附接到所述载体的第一表面的模具（130,230,231,530,531,1230,1231），封装材料（140,240,640,1340）在载体的第一表面处并且至少部分地围绕模具和粘合剂层，以及邻近封装材料的堆积层（150,250,750,1450），其中管芯和堆积层彼此直接物理接触。在一个实施例中，载体是具有第一表面和第二表面的散热器，第二表面是微电子封装的顶表面。

16. 发明申请

WO2005041360A1 FLEXIBLE ASSEMBLY OF STACKED CHIPS 审中-公开
标题翻译：柔性组装块
公开(公告)号：WO2005041360A1
公开(公告)日：2005-05-06
申请号：PCT/US2003/030640
申请日：2003-09-30
申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION , VOLANT, Richard, P. , PETRARCA, Kevin, S. , WALKER, George, F.
发明人： VOLANT, Richard, P. , PETRARCA, Kevin, S. , WALKER, George, F.
IPC分类号： H01R12/00
CPC分类号： H01L25/0657 , H01L21/568 , H01L21/6835 , H01L23/5387 , H01L24/24 , H01L24/82 , H01L25/0652 , H01L25/50 , H01L2221/68359 , H01L2221/68372 , H01L2224/04042 , H01L2224/04105 , H01L2224/05554 , H01L2224/18 , H01L2224/24137 , H01L2224/48091 , H01L2224/48227 , H01L2224/49431 , H01L2224/49433 , H01L2224/73209 , H01L2224/73259 , H01L2224/73267 , H01L2224/82005 , H01L2224/9222 , H01L2225/06524 , H01L2225/06527 , H01L2225/06579 , H01L2225/06589 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2924/1461 , H01L2924/19041 , H01L2924/19042 , H01L2924/3511 , H01L2924/00014 , H01L2924/00
摘要： A three-dimensional package consisting of a plurality of folded integrated circuit chips (100, 110, 120) is described wherein at least one chip provides interconnect pathways for electrical connection to additional chips of the stack, and at least one chip (130) is provided with additional interconnect wiring to a substrate (500), package or printed circuit board. Further described, is a method of providing a flexible arrangement of interconnected chips that are folded over into a three-dimensional arrangements to consume less aerial space when mounted on a substrate, second-level package or printed circuit board.
摘要翻译：描述了由多个折叠的集成电路芯片（100,110,120）组成的三维封装，其中至少一个芯片提供用于与堆叠的附加芯片电连接的互连路径，并且至少一个芯片（130）是具有附加到衬底（500），封装或印刷电路板的互连布线。进一步描述的是提供互连芯片的柔性布置的方法，其被折叠成三维布置以在安装在基板，二级封装或印刷电路板上时消耗较少的空中空间。

17. 发明申请

WO2018111485A1 ELECTRONICS PACKAGE WITH EMBEDDED THROUGH-CONNECT AND RESISTOR STRUCTURE AND METHOD OF MANUFACTURING THEREOF 审中-公开
公开(公告)号：WO2018111485A1
公开(公告)日：2018-06-21
申请号：PCT/US2017/061851
申请日：2017-11-15
申请人： GENERAL ELECTRIC COMPANY
发明人： GOWDA, Arun, Virupaksha , FILLION, Raymond, Albert , MCCONNELEE, Paul, Alan
IPC分类号： H01L23/485 , H01L23/00 , H01L25/07 , H01L25/065
CPC分类号： H01L23/5228 , H01L21/486 , H01L23/3735 , H01L23/49827 , H01L23/49838 , H01L23/5389 , H01L24/19 , H01L24/20 , H01L24/24 , H01L24/29 , H01L24/32 , H01L24/82 , H01L25/0655 , H01L25/50 , H01L2224/04105 , H01L2224/06181 , H01L2224/24137 , H01L2224/24195 , H01L2224/291 , H01L2224/32225 , H01L2224/73267 , H01L2224/92144 , H01L2224/9222 , H01L2924/10272 , H01L2924/10323 , H01L2924/10325 , H01L2924/1033 , H01L2924/13055 , H01L2924/13091 , H01L2924/1421 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/19105 , H01L2924/014 , H01L2924/00014
摘要： An electronics package includes an insulating substrate, a semiconductor device having a top surface coupled to a first side of the insulating substrate, and a pass-through structure coupled to the first side of the insulating substrate. The pass-through structure includes an insulating core, a resistor disposed proximate a top surface of the insulating core, and at least one through- hole structure forming at least one conductive pathway through a thickness of the insulating core, A patterned metallization layer is formed on a second side of the insulating substrate. The patterned metallization layer is electrically coupled to at least one first conductive pad of the semiconductor device and electrically couples at least one second conductive pad of the semiconductor device to a through-hole structure of the at least one through-hole structure through the resistor.

18. 发明申请

WO2018085020A1 ELECTRONICS PACKAGE HAVING A MULTI-THICKNESS CONDUCTOR LAYER AND METHOD OF MANUFACTURING THEREOF 审中-公开
标题翻译：具有多厚导线层的电子装置及其制造方法
公开(公告)号：WO2018085020A1
公开(公告)日：2018-05-11
申请号：PCT/US2017/056362
申请日：2017-10-12
申请人： GENERAL ELECTRIC COMPANY
发明人： TUOMINEN, Risto, Ilkka , GOWDA, Arun, Virupaksha
IPC分类号： H01L21/60 , H01L23/538 , H01L25/16 , H01L25/18 , H01L21/98 , H01L23/31
CPC分类号： H01L25/50 , H01L21/4853 , H01L21/4857 , H01L21/486 , H01L23/3121 , H01L23/49811 , H01L23/49827 , H01L23/49844 , H01L23/5383 , H01L23/5384 , H01L23/5387 , H01L24/13 , H01L24/16 , H01L24/19 , H01L24/24 , H01L24/32 , H01L24/73 , H01L24/81 , H01L24/82 , H01L24/83 , H01L24/92 , H01L24/97 , H01L25/0657 , H01L25/16 , H01L25/18 , H01L2224/0401 , H01L2224/04105 , H01L2224/06181 , H01L2224/08235 , H01L2224/12105 , H01L2224/131 , H01L2224/1329 , H01L2224/13339 , H01L2224/16235 , H01L2224/16238 , H01L2224/291 , H01L2224/29139 , H01L2224/2919 , H01L2224/32225 , H01L2224/32245 , H01L2224/73253 , H01L2224/73267 , H01L2224/81801 , H01L2224/8184 , H01L2224/82031 , H01L2224/82039 , H01L2224/82047 , H01L2224/8309 , H01L2224/83091 , H01L2224/83191 , H01L2224/83192 , H01L2224/83851 , H01L2224/83862 , H01L2224/83865 , H01L2224/83874 , H01L2224/92144 , H01L2224/9222 , H01L2224/92225 , H01L2224/97 , H01L2225/06517 , H01L2225/06541 , H01L2225/06555 , H01L2924/10253 , H01L2924/10272 , H01L2924/10329 , H01L2924/1033 , H01L2924/1302 , H01L2924/13023 , H01L2924/13034 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/143 , H01L2924/1431 , H01L2924/1433 , H01L2924/1434 , H01L2924/15311 , H01L2924/15313 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/19105 , H01L2924/014 , H01L2924/00014 , H01L2224/81 , H01L2224/83 , H01L2224/82
摘要： An electronics package includes an insulating substrate (106), a first electrical component (104) coupled to a first surface of the insulating substrate, and a first conductor layer (108) formed on the first surface of the insulating substrate. A second conductor layer (128) is formed on a second surface of the insulating substrate, opposite the first surface, the second conductor layer extending through vias (124,126) in the insulating substrate to contact at least one contact pad (122) of the first electrical component and couple with the first conductor layer. The electronics package also includes a second electrical component (102) having at least one contact pad (142) coupled to the first conductor layer. The first conductor layer has a thickness greater than a thickness of the second conductor layer.
摘要翻译：一种电子器件封装包括绝缘基板（106），耦合到绝缘基板的第一表面的第一电气部件（104）和形成在绝缘基板的第一表面上的第一导体层（108）绝缘基板。第二导体层（128）形成在绝缘基板的与第一表面相对的第二表面上，第二导体层延伸穿过绝缘基板中的通孔（124,126）以接触第一导体层的至少一个接触垫（122）电部件并与第一导体层耦合。该电子封装还包括具有耦合到第一导体层的至少一个接触焊盘（142）的第二电气部件（102）。第一导体层的厚度大于第二导体层的厚度。

19. 发明申请

WO2017122284A1 部品内蔵基板及び部品内蔵基板の製造方法审中-公开
标题翻译：组件内置基板和制造组件内置基板的方法
公开(公告)号：WO2017122284A1
公开(公告)日：2017-07-20
申请号：PCT/JP2016/050745
申请日：2016-01-12
申请人：株式会社メイコー
发明人：松本　徹 , 長谷川　琢哉 , 青木　健太朗
IPC分类号： H05K3/46 , H01L23/12 , H05K1/02
CPC分类号： H01L23/12 , H01L21/568 , H01L2224/04105 , H01L2224/19 , H01L2224/32245 , H01L2224/73267 , H01L2224/9222 , H05K1/02 , H05K3/46
摘要：絶縁樹脂材料を含む絶縁層（５）と、第１表面に第１銅端子（４ｂ）、及び前記第１表面とは反対側の第２表面に第２銅端子（４ｄ）を備えるとともに、前記絶縁層に埋設されたＩＣ部品（４）と、前記絶縁層の第１表面に形成された第１外層配線パターン（２３）と、前記絶縁層の第１表面とは反対側の第２表面に形成された第２外層配線パターン（２４）と、前記第１銅端子と前記第１外層配線パターンとを電気的に接続する第１銅接続部（１５）と、前記第２銅端子と前記第２外層配線パターンとを電気的に接続する第２銅接続部（１７）と、を有し、前記第１銅端子と前記第１銅接続部と接続面は前記第１銅端子の表面形状に沿って位置し、前記第２銅端子と前記第２銅接続部と接続面は前記第２銅端子の表面形状に沿って位置していること。
摘要翻译：
含有绝缘性的树脂材料（5），亚铜终端到所述第一表面（4b）的绝缘层，和第二铜终端到所述第二表面与第一表面相对埋入绝缘层中的IC元件（4），形成在绝缘层的第一表面上的第一外层布线图案（23）以及形成在绝缘层上的第二外层布线图案在相对侧的第二表面上形成的第二外层布线图案（24），用于电连接第一铜端子和第一外层布线图案的第一铜连接部分（15）以及用于电连接第二铜端子和第二外层布线图案的第二铜连接部分（17），其中第一铜端子和第一铜连接部分通过并且第二铜端子和第二铜连接部分以及连接表面沿着第二铜端子的表面形状定位它位于。

20. 发明申请

WO2017108122A1 WAFER LEVEL PACKAGE STRUCTURE WITH INTERNAL CONDUCTIVE LAYER 审中-公开
标题翻译：具有内部导电层的晶片级封装结构
公开(公告)号：WO2017108122A1
公开(公告)日：2017-06-29
申请号：PCT/EP2015/081133
申请日：2015-12-23
申请人： INTEL IP CORPORATION , ALBERS, Sven , REINGRUBER, Klaus , SEIDEMANN, Georg , GEISSLER, Christian , PATTEN, Richard
发明人： ALBERS, Sven , REINGRUBER, Klaus , SEIDEMANN, Georg , GEISSLER, Christian , PATTEN, Richard
IPC分类号： H01L21/56 , H01L23/34 , H01L23/433 , H01L23/552
CPC分类号： H01L24/24 , H01L21/561 , H01L21/568 , H01L23/36 , H01L23/4334 , H01L23/552 , H01L24/82 , H01L24/96 , H01L24/97 , H01L2224/24226 , H01L2224/82005 , H01L2224/9222 , H01L2224/97 , H01L2924/15311 , H01L2924/3025 , H01L2224/82
摘要： An apparatus is described that includes a redistribution layer and a semiconductor die on the redistribution layer. An electrically conductive layer resides over the semiconductor die. A compound mold resides over the electrically conductive layer.
摘要翻译：描述了在再分布层上包括再分布层和半导体管芯的设备。导电层位于半导体管芯上。复合模具位于导电层上。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式