专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI596711B 塊體以及絕緣層覆矽半導體裝置之協整有权
简体标题：块体以及绝缘层覆硅半导体设备之协整
公开(公告)号：TWI596711B
公开(公告)日：2017-08-21
申请号：TW104138217
申请日：2015-11-19
申请人：格羅方德半導體公司 , GLOBALFOUNDRIES US INC.
发明人：巴爾斯彼特 , BAARS, PETER , 摩爾漢斯彼特 , MOLL, HANS-PETER , 候尼史奇爾詹 , HOENTSCHEL, JAN
IPC分类号： H01L21/84 , H01L21/335
CPC分类号： H01L27/1207 , H01L21/308 , H01L21/3212 , H01L21/76224 , H01L21/823456 , H01L21/84 , H01L27/0629 , H01L28/20 , H01L28/40 , H01L29/0847 , H01L29/41783 , H01L29/495 , H01L29/4966 , H01L29/665 , H01L29/66545 , H01L29/78 , H01L29/7838

2. 发明专利

TW201611239A 半導體元件审中-公开
简体标题：半导体组件
公开(公告)号：TW201611239A
公开(公告)日：2016-03-16
申请号：TW104105673
申请日：2015-02-17
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：岩津泰徳 , IWATSU, YASUNORI , 猪原正弘 , INOHARA, MASAHIRO
IPC分类号： H01L27/06 , H01L27/07 , H01L29/70 , H01L29/772 , H01L21/74 , H01L21/76
CPC分类号： H01L29/0623 , H01L21/761 , H01L29/0649 , H01L29/0653 , H01L29/0692 , H01L29/0696 , H01L29/083 , H01L29/402 , H01L29/732 , H01L29/7393 , H01L29/7436 , H01L29/7835 , H01L29/7838 , H01L29/8611
摘要：本發明係一種半導體元件，其中，實施形態係提供具備：半導體基板，和加以設置於前述半導體基板上之半導體層，其中，具有：擁有第1部分，與在對於前述半導體基板與前述半導體層之層積方向而言為垂直之第1方向中，與前述第1部分排列之第2部分之第1範圍；和具有加以設置於前述第1部分表面之第1導電形的第2範圍；和具有在前述第1部分之表面中，加以設置於前述第2部分與前述第2範圍之間，與前述第2部分與前述第2範圍隔開之第2導電形的第3範圍；和具有在前述第1部分之表面中，加以設置於前述第2部分與前述第3範圍之間，與前述第2部分鄰接之前述第1導電形的第4範圍；和具有加以設置於前述第4範圍之表面的前述第2導電形之第5範圍的半導體層；和在前述半導體層上中，加以設置於前述第5範圍與前述第2部分之間的第1電極；和加以設置於前述半導體層與前述第1電極之間的第1絕緣膜之半導體元件。
简体摘要：本发明系一种半导体组件，其中，实施形态系提供具备：半导体基板，和加以设置于前述半导体基板上之半导体层，其中，具有：拥有第1部分，与在对于前述半导体基板与前述半导体层之层积方向而言为垂直之第1方向中，与前述第1部分排列之第2部分之第1范围；和具有加以设置于前述第1部分表面之第1导电形的第2范围；和具有在前述第1部分之表面中，加以设置于前述第2部分与前述第2范围之间，与前述第2部分与前述第2范围隔开之第2导电形的第3范围；和具有在前述第1部分之表面中，加以设置于前述第2部分与前述第3范围之间，与前述第2部分邻接之前述第1导电形的第4范围；和具有加以设置于前述第4范围之表面的前述第2导电形之第5范围的半导体层；和在前述半导体层上中，加以设置于前述第5范围与前述第2部分之间的第1电极；和加以设置于前述半导体层与前述第1电极之间的第1绝缘膜之半导体组件。

3. 发明专利

TW200746429A 金屬閘控超短金屬氧化物半導體場效電晶體裝置 METAL GATED ULTRA SHORT MOSFET DEVICES 审中-公开
简体标题：金属闸控超短金属氧化物半导体场效应管设备 METAL GATED ULTRA SHORT MOSFET DEVICES
公开(公告)号：TW200746429A
公开(公告)日：2007-12-16
申请号：TW096112532
申请日：2007-04-10
申请人：萬國商業機器公司 INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人：傑克翁朱 CHU, JACK OON , 布魯斯B 朶里斯 DORIS, BRUCE B. , 梅凱伊恩 IEONG, MEIKEI , 王敬 WANG, JING
IPC分类号： H01L
CPC分类号： H01L29/7838 , H01L21/28017 , H01L29/105
摘要：本發明提供適用於在閘極長度少於約40 nm之情況下運行的MOSFET裝置及其製造方法。該等MOSFET裝置包括一由一以單晶Si為主之材料形成之接地平面,一以Si為主之本體層磊晶地設置於該接地平面上。該本體層摻雜有不同於該接地平面類型之雜質。該閘極具有一具有一中間能隙功函數之與一閘極絕緣體層直接相接觸的金屬。該閘極經圖案化為一少於約40 nm之長度,且可能少於20 nm。該MOSFET之該源極及該汲極摻雜有與該本體層相同類型之摻雜劑。在本發明之CMOS實施例中,該NMOS及該PMOS裝置之該閘極中的該金屬可係相同金屬。
简体摘要：本发明提供适用于在闸极长度少于约40 nm之情况下运行的MOSFET设备及其制造方法。该等MOSFET设备包括一由一以单晶Si为主之材料形成之接地平面,一以Si为主之本体层磊晶地设置于该接地平面上。该本体层掺杂有不同于该接地平面类型之杂质。该闸极具有一具有一中间能隙功函数之与一闸极绝缘体层直接相接触的金属。该闸极经图案化为一少于约40 nm之长度,且可能少于20 nm。该MOSFET之该源极及该汲极掺杂有与该本体层相同类型之掺杂剂。在本发明之CMOS实施例中,该NMOS及该PMOS设备之该闸极中的该金属可系相同金属。

4. 发明专利

TW200629427A 電晶體結構及其製造方法 TRANSISTOR STRUCTURE AND METHOD OF MANUFACTURING THEREOF 审中-公开
简体标题：晶体管结构及其制造方法 TRANSISTOR STRUCTURE AND METHOD OF MANUFACTURING THEREOF
公开(公告)号：TW200629427A
公开(公告)日：2006-08-16
申请号：TW094139521
申请日：2005-11-10
申请人：吉爾亞沙 ASA, GIL
发明人：吉爾亞沙 ASA, GIL
IPC分类号： H01L
CPC分类号： H01L29/0847 , H01L29/66484 , H01L29/7831 , H01L29/7838 , H01L29/78648
摘要：本發明揭示一種製造方法及其一電晶體結構，該電晶體結構包含：一對隔開區域，其形成一源極區域及一汲極區域，並定義兩者間之一通道區域的至少部分，該源極區域及該汲極區域包含採用n型雜質元素高度摻雜之一半導體，並且該通道區域包含採用n型雜質元素微量摻雜之一半導體；以及一對閘極，各閘極係藉由一個別閘極絕緣層與該通道區域絕緣，並且沿其相對側面上之該通道區域實質上對稱地放置；藉此在使用中可將獨立電壓施加於該等閘極，以便修改該通道之導電率。
简体摘要：本发明揭示一种制造方法及其一晶体管结构，该晶体管结构包含：一对隔开区域，其形成一源极区域及一汲极区域，并定义两者间之一信道区域的至少部分，该源极区域及该汲极区域包含采用n型杂质元素高度掺杂之一半导体，并且该信道区域包含采用n型杂质元素微量掺杂之一半导体；以及一对闸极，各闸极系借由一个别闸极绝缘层与该信道区域绝缘，并且沿其相对侧面上之该信道区域实质上对称地放置；借此在使用中可将独立电压施加于该等闸极，以便修改该信道之导电率。

5. 发明专利

TW591723B 半導體裝置之製造方法失效
简体标题：半导体设备之制造方法
公开(公告)号：TW591723B
公开(公告)日：2004-06-11
申请号：TW091133463
申请日：2002-11-15
申请人：三洋電機股份有限公司 SANYO ELECTRIC CO., LTD. , 新潟三洋電子股份有限公司 NIIGATA SANYO ELECTRONICS CO., LTD.
发明人：上原正文 MASAFUMI UEHARA , 菊地修一 KIKUCHI SHUICHI , 木綿正明 MASAAKI MOMEN
IPC分类号： H01L
CPC分类号： H01L29/66659 , H01L21/2652 , H01L29/1045 , H01L29/105 , H01L29/42368 , H01L29/7835 , H01L29/7838
摘要：本發明提供一種半導體裝置之製造方法，係在使不同膜厚之閘極絕緣膜的半導體裝置之臨限電壓調整用之離子植入步驟更為合理化。
本發明具有臨限電壓調整用離子植入步驟，而該臨限電壓調整用離子植入步驟，係包括：在P型半導體基板1內形成第1N型阱區域2A的步驟；在膜厚較薄的閘極絕緣膜形成區域下，形成具有雜質濃度較濃於N型阱區域2A之雜質濃度的第2N型阱區域2B之步驟；在N型阱區域2A上與N型阱區域2B上，形成不同膜厚之閘極絕緣膜10A,12的步驟；在貫穿上述不同膜厚之閘極絕緣膜10A,12的植入條件下，於 N型阱區域2A,2B內離子植入硼離子的步驟；以及在未貫穿膜厚較厚之閘極絕緣膜10A，但貫穿膜厚較薄之閘極絕緣膜12的植入條件下，於N型阱區域2B內離子植入硼離子的步驟。本案代表圖：第9圖1 基板 2A 第1N型阱區域8A 元件隔離膜 8B 選擇絕緣膜10A 第1閘極絕緣膜 12 第2閘極絕緣膜13 多晶矽膜 14 矽化物膜15 光阻膜 16 離子植入層16A 第1植入層 16B 第2植入層16C 第3植入層 17 預定區域
简体摘要：本发明提供一种半导体设备之制造方法，系在使不同膜厚之闸极绝缘膜的半导体设备之临限电压调整用之离子植入步骤更为合理化。本发明具有临限电压调整用离子植入步骤，而该临限电压调整用离子植入步骤，系包括：在P型半导体基板1内形成第1N型阱区域2A的步骤；在膜厚较薄的闸极绝缘膜形成区域下，形成具有杂质浓度较浓于N型阱区域2A之杂质浓度的第2N型阱区域2B之步骤；在N型阱区域2A上与N型阱区域2B上，形成不同膜厚之闸极绝缘膜10A,12的步骤；在贯穿上述不同膜厚之闸极绝缘膜10A,12的植入条件下，于 N型阱区域2A,2B内离子植入硼离子的步骤；以及在未贯穿膜厚较厚之闸极绝缘膜10A，但贯穿膜厚较薄之闸极绝缘膜12的植入条件下，于N型阱区域2B内离子植入硼离子的步骤。本案代表图：第9图1 基板 2A 第1N型阱区域8A 组件隔离膜 8B 选择绝缘膜10A 第1闸极绝缘膜 12 第2闸极绝缘膜13 多晶硅膜 14 硅化物膜15 光阻膜 16 离子植入层16A 第1植入层 16B 第2植入层16C 第3植入层 17 预定区域

6. 发明专利

TW494481B 半導體裝置及其製造方法失效
简体标题：半导体设备及其制造方法
公开(公告)号：TW494481B
公开(公告)日：2002-07-11
申请号：TW090102898
申请日：2001-02-09
申请人：三菱電機股份有限公司
发明人：尾田秀一 , 北澤雅志 , 鹽澤勝臣
IPC分类号： H01L
CPC分类号： H01L29/66553 , H01L29/66621 , H01L29/7834 , H01L29/7838
摘要：本發明之目的在於提高抗穿通性。作為本發明之解決課題的手段，將與反向摻雜物層5對置的閘極7埋入形成於半導體基板100的主面上的溝渠50內，在溝渠50的兩側形成源極‧汲極層12。由此，形成比反向摻雜物層5淺的源極‧汲極層12。
简体摘要：本发明之目的在于提高抗穿通性。作为本发明之解决课题的手段，将与反向掺杂物层5对置的闸极7埋入形成于半导体基板100的主面上的沟渠50内，在沟渠50的两侧形成源极‧汲极层12。由此，形成比反向掺杂物层5浅的源极‧汲极层12。

7. 发明专利

TW371367B 半導體裝置之製造方法失效
简体标题：半导体设备之制造方法
公开(公告)号：TW371367B
公开(公告)日：1999-10-01
申请号：TW085109430
申请日：1996-08-05
申请人：現代電子產業股份有限公司
发明人：盧光明
IPC分类号： H01L
CPC分类号： H01L29/66575 , H01L21/2652 , H01L29/1083 , H01L29/7838
摘要：製作一具有埋入式通道結構的半導體裝置之方法，其中，具有與井相同導電型之雜質被離子植入，以便增加在埋入式通道下之離子密度，因此加強短通道特性並且使 MOSFET之開／關特性平順。
简体摘要：制作一具有埋入式信道结构的半导体设备之方法，其中，具有与井相同导电型之杂质被离子植入，以便增加在埋入式信道下之离子密度，因此加强短信道特性并且使 MOSFET之开／关特性平顺。

8. 发明专利

TW201812855A 具有自對準電容器裝置的半導體裝置結構审中-公开
简体标题：具有自对准电容器设备的半导体设备结构
公开(公告)号：TW201812855A
公开(公告)日：2018-04-01
申请号：TW106126552
申请日：2017-08-07
申请人：美商格羅方德美國公司 , GLOBALFOUNDRIES US INC.
发明人：貝爾斯彼得 , BAARS, PETER , 喜斯漢斯尤根
IPC分类号： H01L21/20 , H01L21/336 , H01L27/105 , H01L27/00
CPC分类号： H01L27/10811 , H01L21/28518 , H01L21/76283 , H01L21/84 , H01L27/1085 , H01L27/10873 , H01L27/1203 , H01L29/0649 , H01L29/0847 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/45 , H01L29/66545 , H01L29/66651 , H01L29/7838 , H01L29/7848
摘要：揭示一種半導體裝置結構，包括一半導體覆絕緣層(SOI)基板，該SOI基板包含一半導體層、一基板材料和一埋藏絕緣材料層，其安置於該半導體層與該基板材料之間；一溝槽隔離結構，其安置於該SOI基板之至少一部分中，該溝槽隔離結構界定出該SOI基板中的一第一區；以及一電容器裝置，其形成在該第一區中，該電容器裝置包含一第一電極，其由形成在該埋藏絕緣材料層上的第一區中的一導電層部分形成，該導電層部分至少部分地取代該第一區中的半導體層；一第二電極，其形成在該第一電極上方；以及一絕緣材料，其形成在該第一電極與該第二電極之間。
简体摘要：揭示一种半导体设备结构，包括一半导体覆绝缘层(SOI)基板，该SOI基板包含一半导体层、一基板材料和一埋藏绝缘材料层，其安置于该半导体层与该基板材料之间；一沟槽隔离结构，其安置于该SOI基板之至少一部分中，该沟槽隔离结构界定出该SOI基板中的一第一区；以及一电容器设备，其形成在该第一区中，该电容器设备包含一第一电极，其由形成在该埋藏绝缘材料层上的第一区中的一导电层部分形成，该导电层部分至少部分地取代该第一区中的半导体层；一第二电极，其形成在该第一电极上方；以及一绝缘材料，其形成在该第一电极与该第二电极之间。

9. 发明专利

TW201810534A 高電壓電晶體裝置审中-公开
简体标题：高电压晶体管设备
公开(公告)号：TW201810534A
公开(公告)日：2018-03-16
申请号：TW106116104
申请日：2017-05-16
申请人：格羅方德半導體公司 , GLOBALFOUNDRIES US INC.
发明人：包都特希爾凡亨利 , BAUDOT, SYLVAIN HENRI , 葛斯荷夫寬特 , GRASSHOFF, GUNTER , 法爾朱爾根 , FAUL, JUERGEN , 傑瓦卡彼特 , JAVORKA, PETER
IPC分类号： H01L21/8238 , H01L21/84 , H01L29/06 , H01L29/08 , H01L29/78
CPC分类号： H01L29/7838 , H01L21/823814 , H01L21/823892 , H01L21/84 , H01L27/0928 , H01L27/1203 , H01L29/0649 , H01L29/0847 , H01L29/7831
摘要：提供一種半導體裝置，包含：絕緣體上覆矽(SOI)基材，該SOI基材包含半導體主體基材、形成於該半導體主體基材上的埋置型氧化物層、以及形成於該埋置型氧化物層上的半導體層；以及電晶體裝置，其中，該電晶體裝置包含由一部分該半導體主體基材所形成的閘極電極、由一部分該埋置型氧化物層所形成的閘極絕緣層、及形成於一部分該半導體層中的通道區。
简体摘要：提供一种半导体设备，包含：绝缘体上覆硅(SOI)基材，该SOI基材包含半导体主体基材、形成于该半导体主体基材上的埋置型氧化物层、以及形成于该埋置型氧化物层上的半导体层；以及晶体管设备，其中，该晶体管设备包含由一部分该半导体主体基材所形成的闸极电极、由一部分该埋置型氧化物层所形成的闸极绝缘层、及形成于一部分该半导体层中的信道区。

10. 发明专利

TW201802895A 使用矽化物的通過接觸部审中-公开
简体标题：使用硅化物的通过接触部
公开(公告)号：TW201802895A
公开(公告)日：2018-01-16
申请号：TW106103801
申请日：2017-02-06
申请人：格羅方德半導體公司 , GLOBALFOUNDRIES US INC.
发明人：尼歐特尼古哈 , NEOGI, TUHIN GUHA , 理查大衛 , PRITCHARD, DAVID , 盧寧史考特 , LUNING, SCOTT , 伯奇古拉梅 , BOUCHE, GUILLAUME , 杜曼大衛 , DOMAN, DAVID
IPC分类号： H01L21/285 , H01L21/8238 , H01L27/092 , H01L29/161 , H01L29/165 , H01L29/78
CPC分类号： H01L21/823814 , H01L21/28518 , H01L21/823807 , H01L21/823864 , H01L21/823871 , H01L21/84 , H01L27/092 , H01L27/1203 , H01L29/0847 , H01L29/161 , H01L29/165 , H01L29/7838 , H01L29/7848
摘要：本發明提供一種在p磊晶層與n磊晶層源極/汲極之間閘極接觸部底下形成矽化物層作為通過接觸部的方法以及其產生的裝置。具體實施例包括在基板上方沉積半導體層；形成在該半導體層的p側上的pFET閘極及在該半導體層的n側上的nFET閘極；在該pFET閘極與該nFET閘極之間形成閘極接觸部；在各該pFET與nFET閘極的對立側上形成隆起源極/汲極；以及形成在該p側上第一隆起源極/汲極上方及該n側上第二隆起源極/汲極上方的金屬矽化物，其中該金屬矽化物自該第一隆起源極/汲極至該第二隆起源極/汲極及在該pFET與nFET閘極之間該閘極接觸部下面延展。
简体摘要：本发明提供一种在p磊晶层与n磊晶层源极/汲极之间闸极接触部底下形成硅化物层作为通过接触部的方法以及其产生的设备。具体实施例包括在基板上方沉积半导体层；形成在该半导体层的p侧上的pFET闸极及在该半导体层的n侧上的nFET闸极；在该pFET闸极与该nFET闸极之间形成闸极接触部；在各该pFET与nFET闸极的对立侧上形成隆起源极/汲极；以及形成在该p侧上第一隆起源极/汲极上方及该n侧上第二隆起源极/汲极上方的金属硅化物，其中该金属硅化物自该第一隆起源极/汲极至该第二隆起源极/汲极及在该pFET与nFET闸极之间该闸极接触部下面延展。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式