专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW445521B 在半導體元件中形成三重井之方法失效
简体标题：在半导体组件中形成三重井之方法
公开(公告)号：TW445521B
公开(公告)日：2001-07-11
申请号：TW086119992
申请日：1997-12-30
申请人：現代電子產業股份有限公司
发明人：盧光明 , 朴贊光 , 高堯煥
IPC分类号： H01L
CPC分类号： H01L21/266 , H01L21/823892 , H01L27/0928
摘要：本發明提供一種形成三重井的方法。此三重井包含一n井，一由n井所包圍之第一p井，以及一與第一p井相隔開但鄰接n井之第二p井。在本發明中，每一井僅注入一種傳導型雜質。因此，可防止載子遷移率降低及防止漏電流增加。
简体摘要：本发明提供一种形成三重井的方法。此三重井包含一n井，一由n井所包围之第一p井，以及一与第一p井相隔开但邻接n井之第二p井。在本发明中，每一井仅注入一种传导型杂质。因此，可防止载子迁移率降低及防止漏电流增加。

2. 发明专利

TW371367B 半導體裝置之製造方法失效
简体标题：半导体设备之制造方法
公开(公告)号：TW371367B
公开(公告)日：1999-10-01
申请号：TW085109430
申请日：1996-08-05
申请人：現代電子產業股份有限公司
发明人：盧光明
IPC分类号： H01L
CPC分类号： H01L29/66575 , H01L21/2652 , H01L29/1083 , H01L29/7838
摘要：製作一具有埋入式通道結構的半導體裝置之方法，其中，具有與井相同導電型之雜質被離子植入，以便增加在埋入式通道下之離子密度，因此加強短通道特性並且使 MOSFET之開／關特性平順。
简体摘要：制作一具有埋入式信道结构的半导体设备之方法，其中，具有与井相同导电型之杂质被离子植入，以便增加在埋入式信道下之离子密度，因此加强短信道特性并且使 MOSFET之开／关特性平顺。

3. 发明专利

TW290718B 半導体元件之製造方法失效
简体标题：半导体组件之制造方法
公开(公告)号：TW290718B
公开(公告)日：1996-11-11
申请号：TW084113795
申请日：1995-12-23
申请人：現代電子產業股份有限公司
发明人：朴贊光 , 高堯煥 , 黃聖敏 , 盧光明
IPC分类号： H01L
CPC分类号： H01L27/10852 , H01L27/10808
摘要：一種能夠保證在位元線和儲存結點接點間，有足夠之對準餘裕之半導體元件製造方法在此發表。此方法包含：一在金氧半導體結構之半導體基座上沈積第一層隔離層的步驟；一形成位元線圖案之步驟；一沈積第二層隔離層之步驟；一依序沈積有不同蝕刻速率之第三和第四隔離層之步驟；一將所述之第四和三隔離層遮罩並蝕刻成橫截面為Ｔ型圖案之步驟；一在Ｔ型隔離圖案之側壁形成多晶矽間材之步驟；一沈積第五隔離層之步驟；一形成第一層光阻遮罩圖案之步驟；一將第五隔離層、Ｔ型隔離層圖案、第二隔離層、位元線圖案和第一隔離層預定的部份蝕刻掉，形成位元線接點的步驟；一形成第二光阻遮罩圖案之步驟，以作為在第六隔離層上之儲存結點接點孔；一將第六、第五隔離層、Ｔ型圖案、第二和第一隔離層預定的部份依序蝕刻掉，以形成儲存結點接點孔的步驟。
简体摘要：一种能够保证在比特线和存储结点接点间，有足够之对准余裕之半导体组件制造方法在此发表。此方法包含：一在金属氧化物半导体结构之半导体基座上沉积第一层隔离层的步骤；一形成比特线图案之步骤；一沉积第二层隔离层之步骤；一依序沉积有不同蚀刻速率之第三和第四隔离层之步骤；一将所述之第四和三隔离层遮罩并蚀刻成横截面为Ｔ型图案之步骤；一在Ｔ型隔离图案之侧壁形成多晶硅间材之步骤；一沉积第五隔离层之步骤；一形成第一层光阻遮罩图案之步骤；一将第五隔离层、Ｔ型隔离层图案、第二隔离层、比特线图案和第一隔离层预定的部份蚀刻掉，形成比特线接点的步骤；一形成第二光阻遮罩图案之步骤，以作为在第六隔离层上之存储结点接点孔；一将第六、第五隔离层、Ｔ型图案、第二和第一隔离层预定的部份依序蚀刻掉，以形成存储结点接点孔的步骤。

4. 发明专利

TW339468B 半導體元件分離膜及其製造方法失效
简体标题：半导体组件分离膜及其制造方法
公开(公告)号：TW339468B
公开(公告)日：1998-09-01
申请号：TW086107213
申请日：1997-05-28
申请人：現代電子產業股份有限公司
发明人：黃聖敏 , 盧光明
IPC分类号： H01L
CPC分类号： H01L21/76237 , H01L21/762 , Y10S148/05
摘要：本發明係關於一種半導體裝置及其製造方法，特別是關於一種十億(Giga)級動態隨機存取記憶體(DRAM)製品之後受到注目的淺渠溝元件分離(STI:Shallow Trench Isolation)構造且可防止因通道阻絕離子植入而產生的窄幅效應之半導體元件分離膜及其製造方法。
简体摘要：本发明系关于一种半导体设备及其制造方法，特别是关于一种十亿(Giga)级动态随机存取内存(DRAM)制品之后受到注目的浅渠沟组件分离(STI:Shallow Trench Isolation)构造且可防止因信道阻绝离子植入而产生的窄幅效应之半导体组件分离膜及其制造方法。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式