专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW591723B 半導體裝置之製造方法失效
简体标题：半导体设备之制造方法
公开(公告)号：TW591723B
公开(公告)日：2004-06-11
申请号：TW091133463
申请日：2002-11-15
申请人：三洋電機股份有限公司 SANYO ELECTRIC CO., LTD. , 新潟三洋電子股份有限公司 NIIGATA SANYO ELECTRONICS CO., LTD.
发明人：上原正文 MASAFUMI UEHARA , 菊地修一 KIKUCHI SHUICHI , 木綿正明 MASAAKI MOMEN
IPC分类号： H01L
CPC分类号： H01L29/66659 , H01L21/2652 , H01L29/1045 , H01L29/105 , H01L29/42368 , H01L29/7835 , H01L29/7838
摘要：本發明提供一種半導體裝置之製造方法，係在使不同膜厚之閘極絕緣膜的半導體裝置之臨限電壓調整用之離子植入步驟更為合理化。
本發明具有臨限電壓調整用離子植入步驟，而該臨限電壓調整用離子植入步驟，係包括：在P型半導體基板1內形成第1N型阱區域2A的步驟；在膜厚較薄的閘極絕緣膜形成區域下，形成具有雜質濃度較濃於N型阱區域2A之雜質濃度的第2N型阱區域2B之步驟；在N型阱區域2A上與N型阱區域2B上，形成不同膜厚之閘極絕緣膜10A,12的步驟；在貫穿上述不同膜厚之閘極絕緣膜10A,12的植入條件下，於 N型阱區域2A,2B內離子植入硼離子的步驟；以及在未貫穿膜厚較厚之閘極絕緣膜10A，但貫穿膜厚較薄之閘極絕緣膜12的植入條件下，於N型阱區域2B內離子植入硼離子的步驟。本案代表圖：第9圖1 基板 2A 第1N型阱區域8A 元件隔離膜 8B 選擇絕緣膜10A 第1閘極絕緣膜 12 第2閘極絕緣膜13 多晶矽膜 14 矽化物膜15 光阻膜 16 離子植入層16A 第1植入層 16B 第2植入層16C 第3植入層 17 預定區域
简体摘要：本发明提供一种半导体设备之制造方法，系在使不同膜厚之闸极绝缘膜的半导体设备之临限电压调整用之离子植入步骤更为合理化。本发明具有临限电压调整用离子植入步骤，而该临限电压调整用离子植入步骤，系包括：在P型半导体基板1内形成第1N型阱区域2A的步骤；在膜厚较薄的闸极绝缘膜形成区域下，形成具有杂质浓度较浓于N型阱区域2A之杂质浓度的第2N型阱区域2B之步骤；在N型阱区域2A上与N型阱区域2B上，形成不同膜厚之闸极绝缘膜10A,12的步骤；在贯穿上述不同膜厚之闸极绝缘膜10A,12的植入条件下，于 N型阱区域2A,2B内离子植入硼离子的步骤；以及在未贯穿膜厚较厚之闸极绝缘膜10A，但贯穿膜厚较薄之闸极绝缘膜12的植入条件下，于N型阱区域2B内离子植入硼离子的步骤。本案代表图：第9图1 基板 2A 第1N型阱区域8A 组件隔离膜 8B 选择绝缘膜10A 第1闸极绝缘膜 12 第2闸极绝缘膜13 多晶硅膜 14 硅化物膜15 光阻膜 16 离子植入层16A 第1植入层 16B 第2植入层16C 第3植入层 17 预定区域

2. 发明专利

TW200300586A 半導體裝置之製造方法失效
简体标题：半导体设备之制造方法
公开(公告)号：TW200300586A
公开(公告)日：2003-06-01
申请号：TW091133463
申请日：2002-11-15
申请人：三洋電機股份有限公司 , 新潟三洋電子股份有限公司 NIIGATA SANYO ELECTRONICS CO., LTD.
发明人：上原正文 MASAFUMI UEHARA , 菊地修一 KIKUCHI SHUICHI , 木綿正明
IPC分类号： H01L
CPC分类号： H01L29/66659 , H01L21/2652 , H01L29/1045 , H01L29/105 , H01L29/42368 , H01L29/7835 , H01L29/7838
摘要：本發明提供一種半導體裝置之製造方法，係在使不同膜厚之閘極絕緣膜的半導體裝置之臨限電壓調整用之離子植入步驟更為合理化。本發明具有臨限電壓調整用離子植入步驟，而該臨限電壓調整用離子植入步驟，係包括：在P型半導體基板1內形成第1N型阱區域2A的步驟；在膜厚較薄的閘極絕緣膜形成區域下，形成具有雜質濃度較濃於N型阱區域2A之雜質濃度的第2N型阱區域2B之步驟；在N型阱區域2A上與N型阱區域2B上，形成不同膜厚之閘極絕緣膜10A，12的步驟；在貫穿上述不同膜厚之閘極絕緣膜10A，12的植入條件下，於N型阱區域2A，2B內離子植入硼離子的步驟；以及在未貫穿膜厚較厚之閘極絕緣膜10A，但貫穿膜厚較薄之閘極絕緣膜12的植入條件下，於N型阱區域2B內離子植入硼離子的步驟。
简体摘要：本发明提供一种半导体设备之制造方法，系在使不同膜厚之闸极绝缘膜的半导体设备之临限电压调整用之离子植入步骤更为合理化。本发明具有临限电压调整用离子植入步骤，而该临限电压调整用离子植入步骤，系包括：在P型半导体基板1内形成第1N型阱区域2A的步骤；在膜厚较薄的闸极绝缘膜形成区域下，形成具有杂质浓度较浓于N型阱区域2A之杂质浓度的第2N型阱区域2B之步骤；在N型阱区域2A上与N型阱区域2B上，形成不同膜厚之闸极绝缘膜10A，12的步骤；在贯穿上述不同膜厚之闸极绝缘膜10A，12的植入条件下，于N型阱区域2A，2B内离子植入硼离子的步骤；以及在未贯穿膜厚较厚之闸极绝缘膜10A，但贯穿膜厚较薄之闸极绝缘膜12的植入条件下，于N型阱区域2B内离子植入硼离子的步骤。

3. 发明专利

TW200400638A 半導體裝置及其製造方法 SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME 失效
简体标题：半导体设备及其制造方法 SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
公开(公告)号：TW200400638A
公开(公告)日：2004-01-01
申请号：TW092115630
申请日：2003-06-10
申请人：三洋電機股份有限公司 SANYO ELECTRIC CO., LTD.
发明人：菊地修一 KIKUCHI SHUICHI , 上原正文 MASAFUMI UEHARA , 西部榮次 EIJI NISHIBE , 安齋勝義 KATSUYOSHI ANZAI
IPC分类号： H01L
CPC分类号： H01L29/0626 , H01L29/0847 , H01L29/7835
摘要：本發明提供一種半導體裝置及其製造方法，係為了提昇耐高壓MOS電晶體之耐靜電破壞強度。解決手段，係不使N＋型的第1汲極層(11)之下形成有N－型汲極層(2A、2B)，而在N＋型的第1汲極層(11)之下方領域形成較深之N＋型的第2汲極層(3)。N＋型的第1汲極層(11)及第2汲極層(3)係被合為一體而形成比N＋型源極更深的N＋層，其體積亦增加。因此突波電流之熱能在此N＋層被分散，對突波電流之熱破壞具有更高之強度。又在N＋型的第2汲極層(3)之下方領域形成P＋型埋入層(3)。當閘極電極(8)之下的N－型汲極層(2A)在熱破壞之前，突波電流即經由此PN接合逃至矽基板(1)。其結果，更提昇了ESD(靜電放電)耐壓強度。
简体摘要：本发明提供一种半导体设备及其制造方法，系为了提升耐高压MOS晶体管之耐静电破坏强度。解决手段，系不使N＋型的第1汲极层(11)之下形成有N－型汲极层(2A、2B)，而在N＋型的第1汲极层(11)之下方领域形成较深之N＋型的第2汲极层(3)。N＋型的第1汲极层(11)及第2汲极层(3)系被合为一体而形成比N＋型源极更深的N＋层，其体积亦增加。因此突波电流之热能在此N＋层被分散，对突波电流之热破坏具有更高之强度。又在N＋型的第2汲极层(3)之下方领域形成P＋型埋入层(3)。当闸极电极(8)之下的N－型汲极层(2A)在热破坏之前，突波电流即经由此PN接合逃至硅基板(1)。其结果，更提升了ESD(静电放电)耐压强度。

4. 发明专利

TWI224396B 半導體裝置及其製造方法 SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME 失效
简体标题：半导体设备及其制造方法 SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
公开(公告)号：TWI224396B
公开(公告)日：2004-11-21
申请号：TW092115630
申请日：2003-06-10
申请人：三洋電機股份有限公司 SANYO ELECTRIC CO., LTD.
发明人：菊地修一 KIKUCHI SHUICHI , 上原正文 MASAFUMI UEHARA , 西部榮次 EIJI NISHIBE , 安齋勝義 KATSUYOSHI ANZAI
IPC分类号： H01L
CPC分类号： H01L29/0626 , H01L29/0847 , H01L29/7835
摘要：本發明提供一種半導體裝置及其製造方法，係為了提昇耐高壓MOS電晶體之耐靜電破壞強度。
解決手段，係不使N+型的第1汲極層(11)之下形成有N-型汲極層(2A、2B)，而在N+型的第1汲極層(11)之下方領域形成較深之N+型的第2汲極層(3)。N+型的第1汲極層(11)及第2汲極層(3)係被合為一體而形成比N+型源極更深的N+層，其體積亦增加。因此突波電流之熱能在此N+層被分散，對突波電流之熱破壞具有更高之強度。又在N+型的第2汲極層(3)之下方領域形成 P+型埋入層(3)。當閘極電極(8)之下的N-型汲極層(2A)在熱破壞之前，突波電流即經由此PN接合逃至矽基板(1)。其結果，更提昇了ESD(靜電放電)耐壓強度。
简体摘要：本发明提供一种半导体设备及其制造方法，系为了提升耐高压MOS晶体管之耐静电破坏强度。解决手段，系不使N+型的第1汲极层(11)之下形成有N-型汲极层(2A、2B)，而在N+型的第1汲极层(11)之下方领域形成较深之N+型的第2汲极层(3)。N+型的第1汲极层(11)及第2汲极层(3)系被合为一体而形成比N+型源极更深的N+层，其体积亦增加。因此突波电流之热能在此N+层被分散，对突波电流之热破坏具有更高之强度。又在N+型的第2汲极层(3)之下方领域形成 P+型埋入层(3)。当闸极电极(8)之下的N-型汲极层(2A)在热破坏之前，突波电流即经由此PN接合逃至硅基板(1)。其结果，更提升了ESD(静电放电)耐压强度。

5. 发明专利

TW594995B 半導體裝置及其製造方法失效
简体标题：半导体设备及其制造方法
公开(公告)号：TW594995B
公开(公告)日：2004-06-21
申请号：TW092115499
申请日：2003-06-09
申请人：三洋電機股份有限公司 SANYO ELECTRIC CO., LTD.
发明人：菊地修一 KIKUCHI SHUICHI , 上原正文 MASAFUMI UEHARA , 西部榮次 EIJI NISHIBE , 安齊勝義 KATSUYOSHI ANZAI
IPC分类号： H01L
CPC分类号： H01L29/66659 , H01L29/1083 , H01L29/7835
摘要：本發明之目的在使高壓MOS電晶體之靜電破壞耐量提高，其特徵為：使MOS電晶體之N+型汲極層9之下方不形成N-型汲極層11，且在N+型汲極層9之下方之區域形成P+型埋入層11。在 N+型汲極層9與P+型埋入層11之間形成濃度較高之PN接合。亦即，局部性的形成接合耐壓較小之區域。因此，突波電流係在閘極電極6之下方之N-型汲極層2熱破壞之前，透過此PN接合而竄流向矽基板1。其結果，將可提高ESD耐量。
简体摘要：本发明之目的在使高压MOS晶体管之静电破坏耐量提高，其特征为：使MOS晶体管之N+型汲极层9之下方不形成N-型汲极层11，且在N+型汲极层9之下方之区域形成P+型埋入层11。在 N+型汲极层9与P+型埋入层11之间形成浓度较高之PN接合。亦即，局部性的形成接合耐压较小之区域。因此，突波电流系在闸极电极6之下方之N-型汲极层2热破坏之前，透过此PN接合而窜流向硅基板1。其结果，将可提高ESD耐量。

6. 发明专利

TW200401452A 半導體裝置及其製造方法 SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURE OF THE SAME 失效
简体标题：半导体设备及其制造方法 SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURE OF THE SAME
公开(公告)号：TW200401452A
公开(公告)日：2004-01-16
申请号：TW092115499
申请日：2003-06-09
申请人：三洋電機股份有限公司 SANYO ELECTRIC CO., LTD.
发明人：菊地修一 KIKUCHI SHUICHI , 上原正文 MASAFUMI UEHARA , 西部榮次 EIJI NISHIBE , 安齊勝義 KATSUYOSHI ANZAI
IPC分类号： H01L
CPC分类号： H01L29/66659 , H01L29/1083 , H01L29/7835
摘要：本發明之目的在使高壓MOS電晶體之靜電破壞耐量提高，其特徵為：使MOS電晶體之N＋型汲極層9之下方不形成N－型汲極層11，且在N＋型汲極層9之下方之區域形成P＋型埋入層11。在N＋型汲極層9與P＋型埋入層11之間形成濃度較高之PN接合。亦即，局部性的形成接合耐壓較小之區域。因此，突波電流係在閘極電極6之下方之N－型汲極層2熱破壞之前，透過此PN接合而竄流向矽基板1。其結果，將可提高ESD耐量。
简体摘要：本发明之目的在使高压MOS晶体管之静电破坏耐量提高，其特征为：使MOS晶体管之N＋型汲极层9之下方不形成N－型汲极层11，且在N＋型汲极层9之下方之区域形成P＋型埋入层11。在N＋型汲极层9与P＋型埋入层11之间形成浓度较高之PN接合。亦即，局部性的形成接合耐压较小之区域。因此，突波电流系在闸极电极6之下方之N－型汲极层2热破坏之前，透过此PN接合而窜流向硅基板1。其结果，将可提高ESD耐量。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式