专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102214272B1 메모리 셀의 분산된 서브-블록의 액세스를 포함하는 장치 및 방법 有权
公开(公告)号：KR102214272B1
公开(公告)日：2021-02-10
申请号：KR1020157007295
申请日：2013-08-20
申请人： 마이크론 테크놀로지, 인크.
发明人： 단자와,도루
IPC分类号： G11C8/12 , G11C7/02 , G11C8/16 , G11C11/408
摘要： 메모리셀의분산된서브-블록을액세스하는것을포함하는장치및 방법이기재된다. 이러한한 가지방법에서, 메모리어레이내 메모리셀의분산된서브-블록은동시에액세스되도록활성화된다. 추가실시예가기재된다.

2. 发明授权

KR102065391B1 저항성 재료들에 대한 데이터-마스크 아날로그 및 디지털 판독 有权
公开(公告)号：KR102065391B1
公开(公告)日：2020-01-13
申请号：KR1020147016210
申请日：2012-11-19
申请人： 에버스핀 테크놀러지스, 인크.
发明人： 알람셰드엠. , 안드레토마스
IPC分类号： G11C11/15 , G11C7/02

3. 发明公开

KR1020180049483A 출력 버퍼 회로 및 그것을 포함하는 메모리 장치 有权
公开(公告)号：KR1020180049483A
公开(公告)日：2018-05-11
申请号：KR1020160145378
申请日：2016-11-02
申请人： 삼성전자주식회사
发明人： 최훈대
IPC分类号： G11C7/10 , G11C7/02
CPC分类号： H03K19/018564 , G11C7/1051 , G11C29/022 , G11C29/028 , G11C29/50008 , H03K3/012 , H03K17/16 , H03K19/018521 , H03K19/018571 , H03K19/018585 , H03K19/094 , G11C7/02 , G11C7/1057
摘要： 본발명에실시예에따른출력버퍼회로는펄스생성기, 송신기, 그리고엠퍼시스컨트롤러를포함할수 있다. 펄스생성기는엠퍼시스(emphasis)의수행구간을결정하는펄스신호를생성할수 있다. 송신기는펄스신호에따라, 저항보정코드를제공받아저항보정코드에의해결정되는제 1 출력저항값을제공하거나, 엠퍼시스의수행구간동안엠퍼시스동작를수행하기위한엠퍼시스코드를제공받아엠퍼시스코드에의해결정되는제 2 출력저항값을제공하여엠퍼시스동작을수행할수 있다. 엠퍼시시스컨트롤러는펄스신호에따라, 저항보정코드또는엠퍼시스코드를송신기에제공할수 있다.

4. 发明授权

KR101742462B1 메모리 디바이스들을 위한 선형 프로그래밍 기반 디코딩 有权
公开(公告)号：KR101742462B1
公开(公告)日：2017-06-01
申请号：KR1020157023822
申请日：2013-02-27
申请人： 엠파이어 테크놀로지 디벨롭먼트 엘엘씨
发明人： 마쉬동
IPC分类号： G11C16/34 , G11C7/02 , G11C11/56 , G11C16/26
CPC分类号： G11C16/3431 , G11C7/02 , G11C11/5642 , G11C16/26
摘要： 메모리디바이스들을위한선형프로그래밍기반디코딩에대한기술들이여기에일반적으로기술된다. 일부예들에서, 메모리셀의셀 임계전압레벨이검출된다. 메모리셀과간섭하는간섭셀의간섭전압레벨이결정될수 있다. 셀임계전압레벨은메모리셀의값을결정하기위해빌리프들의세트에따라디코딩될수 있다. 빌리프들의세트는메모리셀과간섭셀 사이의셀간간섭을나타내는선형프로그램의목적함수의최소화를포함할수 있다.

5. 发明公开

KR1020150094595A 감소된 칩-상 노이즈를 갖는 메모리 디바이스 审中-实审
标题翻译：具有减少片上噪声的存储器件
公开(公告)号：KR1020150094595A
公开(公告)日：2015-08-19
申请号：KR1020157012082
申请日：2013-10-10
申请人： 에버스핀 테크놀러지스, 인크.
发明人： 안드레토마스 , 알람세드엠. , 고글디트마르
IPC分类号： G11C5/14 , G11C7/02 , G11C8/12 , G11C16/12 , G11C16/30
CPC分类号： G11C7/02 , G11C5/14 , G11C5/145 , G11C5/146 , G11C5/147 , G11C7/06 , G11C7/1006 , G11C7/18 , G11C8/12 , G11C16/12 , G11C16/30
摘要： 일부 예시들에서, 메모리 디바이스는 분리 스위치 및 전용 전원 핀들을 갖추고 있는 다수의 메모리 뱅크들을 포함한다. 각 메모리 뱅크의 분리 스위치는 메모리 뱅크를 글로벌 신호들로부터 분리하도록 구성된다. 전용 전원 핀들은 메모리뱅크들의 각각을 패키지 기판 상의 전용 로컬 전원 패드들에 연결하도록 구성되고 로컬 전용 전원들을 메모리 뱅크들의 각각에 제공하도록 구성되며 및 디바이스 상의 컨덕터들, 디바이스 기판, 또는 메모리 디바이스의 패키지 기판을 거쳐서 메모리 뱅크들 사이의 전압 이동을 감소하도록 구성된다.
摘要翻译：在一些示例中，存储器件包括配备有隔离开关和专用电源引脚的多个存储体。每个存储体的隔离开关被配置为将存储体与全局信号隔离。专用电源引脚被配置为将每个存储器组连接到封装衬底上的专用本地电源焊盘，以向每个存储体提供本地专用电源，并且通过设备上的导体来减少存储体之间的电压传输，器件衬底或存储器件的封装衬底。

6. 发明公开

KR1020140093714A 저항성 재료들에 대한 데이터-마스크 아날로그 및 디지털 판독 审中-实审
标题翻译：数据掩蔽模拟和数字读取电阻材料
公开(公告)号：KR1020140093714A
公开(公告)日：2014-07-28
申请号：KR1020147016210
申请日：2012-11-19
申请人： 에버스핀 테크놀러지스, 인크.
发明人： 알람셰드엠. , 안드레토마스
IPC分类号： G11C11/15 , G11C7/02
CPC分类号： G11C11/1673 , G11C7/00 , G11C7/10 , G11C7/1084 , G11C7/12 , G11C11/00 , G11C11/02 , G11C11/16 , G11C11/1653 , G11C11/1675 , G11C13/004 , G11C13/0069 , G11C29/50008
摘要： 아날로그 판독 회로는 저항성 메모리 소자들의 어레이에서 복수의 비트들의 각각의 저항값을 측정한다. 래치 내 저장된 데이터는 아날로그 판독 회로를 선택적으로 인에이블할지의 여부를 결정한다. 대안적인 실시예에서, 감지 증폭기는 래치 및 어레이에 결합되고, 래치에 저장된 데이터는 감지 증폭기를 선택적으로 인에이블할지의 여부를 결정한다.

7. 发明公开

KR1020110087052A 비트라인 커플링 노이즈를 감소시키는 반도체 메모리 장치 有权
标题翻译：半导体存储器件减少位线耦合噪声
公开(公告)号：KR1020110087052A
公开(公告)日：2011-08-02
申请号：KR1020100006498
申请日：2010-01-25
申请人： 삼성전자주식회사
发明人： 김상윤 , 고태영
IPC分类号： G11C7/12 , G11C7/18 , G11C7/06 , G11C5/06 , G11C7/02 , G11C11/4097 , G11C11/4094
CPC分类号： G11C5/06 , G11C5/063 , G11C7/02 , G11C11/4097 , G11C7/12 , G11C7/06 , G11C7/18 , G11C11/4094
摘要： PURPOSE: A semiconductor memory device for reducing the coupling noise between bit lines is provided to secure the voltage margin of a memory cell and the sensing margin of a sense amplifier by compensating for the resistance component of first and second sub array bit lines. CONSTITUTION: In a semiconductor memory device for reducing the coupling noise between bit lines, first and second memory cell arrays include at least one word line and at least three bit lines(BL0,BL1,BL2) and memory cells. The at least three bit lines are crossed with the word line. The memory cells are arranged at the crossing of the word line and the bit line. A sense amp senses and amplifies the data of the memory cells. A sense amp area(7) is arranged between the first cell array and the second memory cell array. The sense amp area connects the bit lines with the data lines.
摘要翻译：目的：提供一种用于减小位线之间的耦合噪声的半导体存储器件，用于通过补偿第一和第二子阵列位线的电阻分量来确保存储单元的电压余量和读出放大器的感测余量。构成：在用于减少位线之间的耦合噪声的半导体存储器件中，第一和第二存储单元阵列包括至少一个字线和至少三个位线（BL0，BL1，BL2）和存储器单元。至少三条位线与字线交叉。存储单元布置在字线和位线的交叉处。感测放大器感测并放大存储器单元的数据。感测放大器区域（7）布置在第一单元阵列和第二存储单元阵列之间。感测放大器区域将数据线连接到位线。

8. 发明公开

KR1020090074733A 플래시 메모리에서 사이클링 효과들에 대한 의사 랜덤 및 명령 구동 비트 보상 및 이를 위한 방법 有权
标题翻译： FLASH存储器循环效应的PSEUDO随机和命令驱动位补偿及其方法
公开(公告)号：KR1020090074733A
公开(公告)日：2009-07-07
申请号：KR1020097005011
申请日：2007-09-07
申请人： 샌디스크 테크놀로지스 엘엘씨
发明人： 리,얀 , 퐁,유핀카윙 , 모클레시,니마
IPC分类号： G11C16/34 , G11C16/10 , G11C16/06 , G11C7/02
CPC分类号： G11C7/1006 , G11C7/02 , G11C7/1039 , G11C7/1051 , G11C7/1063 , G11C7/20 , G11C11/5621 , G11C16/0483 , G11C16/10 , G11C16/3418 , G11C16/3427 , G11C2207/2245 , G11C16/26
摘要： Easily implemented randomization within a flash memory EEPROM reduces the NAND string resistance effect, program disturbs, user read disturbs, and floating gate to floating gate coupling that result from repeated and long term storage of specific data patterns. The randomization may be code generated pseudo randomization or user driven randomization in different embodiments. User driven commands, the timing of which cannot be predicted may be used to trigger and achieve a high level of randomization. Randomly altering the encoding scheme of the data prevents repeated and long term storage of specific data patterns. Even if a user wishes to store the same information for long periods, or to repeatedly store it, it will be randomly encoded with different encoding schemes, and the data pattern will therefore be varied.
摘要翻译：易于实现的闪速存储器EEPROM内的随机化可以减少由于特定数据模式的重复和长期存储而导致的NAND串电阻效应，程序干扰，用户读取干扰以及浮动栅极与浮动栅极耦合。在不同的实施例中，随机化可以是代码生成的伪随机化或用户驱动的随机化。用户驱动的命令，其定时不能预测可用于触发并实现高水平的随机化。随机改变数据的编码方案可防止特定数据模式的重复和长期存储。即使用户希望长时间存储相同的信息，也可以重复存储，将以不同的编码方式进行随机编码，因此数据模式将会变化。

9. 发明授权

KR100650805B1 펌핑 회로 및 펌핑 전압 생성 방법 失效
标题翻译：泵送电路和产生泵送电压的方法
公开(公告)号：KR100650805B1
公开(公告)日：2006-11-27
申请号：KR1020040079506
申请日：2004-10-06
申请人： 에스케이하이닉스 주식회사
发明人： 이석주
IPC分类号： G11C5/14 , G11C7/02
摘要： 본 발명은 펌핑 회로 및 펌핑 전압 생성 방법에 관한 것으로, 펌핑 능력이 작은 제1 펌핑수단과 펌핑 능력이 큰 제2 펌핑수단을 구비하고, 펌핑 전압을 목표 전압까지 상승시키는 과정에서는 제1 및 제2 펌핑수단을 모두 가동하여 펌핑 전압을 목표 전압까지 빠르게 상승시킨다. 그리고, 펌핑 전압이 목표 전압까지 상승한 후 펌핑 전압이 목표 전압보다 낮아지는 경우에는, 펌핑 능력이 작은 제1 펌핑수단만을 가동하여 펌핑 전압을 목표 전압까지 상승시키되 리플 현상이 발생되는 것을 최소화할 수 있다.
또한, 펌핑 전압이 목표 전압까지 상승한 후 펌핑 전압이 목표 전압보다 큰 폭으로 낮아지는 경우에만 제1 펌핑수단과 제2 펌핑수단을 동시에 가동하면 목표 전압까지 빠르게 상승시킬 수 있다.
펌핑회로, 구동능력, 리플

10. 发明授权

KR100635417B1 박막 트랜지스터로 구성되는 회로를 포함하는 불휘발성기억 장치 有权
标题翻译：非易失性存储器件，包括形成薄膜晶体管的电路
公开(公告)号：KR100635417B1
公开(公告)日：2006-10-18
申请号：KR1020040073800
申请日：2004-09-15
申请人： 가부시끼가이샤 르네사스 테크놀로지
发明人： 오구라다꾸 , 야마우찌다다아끼 , 구보다까시
IPC分类号： G11C16/06 , G11C7/02 , G11C11/14
CPC分类号： G11C16/344 , G11C7/06 , G11C16/0416 , G11C16/12 , G11C16/345 , G11C16/3477 , G11C2207/005
摘要： 박막 트랜지스터로 구성되는 감지 증폭기(SA)와, 전기적으로 결합되는 데이터선(BDE)을 전기적으로 분리하는 트랜지스터(61)를 설치한다. 데이터선(BDE)이 기입 드라이버(WDRV)에 의해 구동되는 경우에는 제어 신호(SEL(「H」레벨))를 입력하여 데이터선(BDE)과 감지 증폭기(SA)를 분리한다.
박막 트랜지스터, 불휘발성, 반도체, 감지 증폭기, 전계 효과, 전압 레벨

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式