专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101602084B1 테스트 대상 디바이스와 자동 테스트 장비 사이에서 교환되고 있는 신호를 추출하는 개념 有权
标题翻译：提出在测试设备和自动测试设备之间交换信号的概念
公开(公告)号：KR101602084B1
公开(公告)日：2016-03-21
申请号：KR1020147015379
申请日：2011-11-09
申请人： 주식회사 아도반테스토
发明人： 알베스모레이라호세안토니오 , 모에싱게르마르크
IPC分类号： G01R31/319 , H05K1/02
CPC分类号： G01R1/067 , G01R31/2889 , G01R31/31905 , G11C29/56016 , G11C2029/5602 , H05K1/0234 , H05K1/0251 , H05K1/0268 , H05K2201/09254 , H05K2201/09809 , H05K2203/162
摘要： 본발명은테스트대상디바이스(DUT; device under test)(124)와자동테스트장비(ATE; automatic test equipment)(122) 사이에서교환되고있는신호를추출하기위한인쇄회로기판(PCB; printed circuit board)을제공한다. 상기 PCB(100)는복수의제 1 단자(102), 복수의제 2 단자(104), 복수의송신라인(106), 및추출회로(108)를포함한다. 상기추출회로(108)는복수의송신라인(106) 중하나의송신라인에전기적으로결합되고, 추출된신호(110)를제공하기위해하나의송신라인(106)을통해 DUT(124)와 ATE(122) 사이에서교환되고있는신호를추출하도록구성되며, 상기추출회로(108)는저항기(112) 또는전기저항기네트워크를포함하고, PCB(100)의존재로인해하나의송신라인을통해 DUT와 ATE 사이에서교환되고있는신호에가해지는손실은 6dB보다작다.

2. 发明授权

KR101165116B1 소형 회로와 유도 소자 및 그 생산 방법 有权
标题翻译：微型电路和电感元件及其制造方法
公开(公告)号：KR101165116B1
公开(公告)日：2012-07-12
申请号：KR1020077012862
申请日：2005-12-07
申请人： 멀티-파인라인 일렉트로닉스, 인크.
发明人： 휘태커,로날드더블유. , 구에라,조디. , 마르코치,시프리안
IPC分类号： H01F5/00 , H01L27/04
CPC分类号： H01F27/266 , H01F17/0033 , H01F17/062 , H01F19/04 , H01F27/2804 , H01F41/046 , H01F2017/002 , H05K1/165 , H05K1/189 , H05K3/389 , H05K3/429 , H05K3/4644 , H05K2201/0179 , H05K2201/086 , H05K2201/097 , H05K2201/09809 , H05K2201/10416 , Y10T29/49124 , Y10T29/49126 , Y10T29/49155 , Y10T29/49156 , Y10T29/49165
摘要： 다중 층의 인쇄 회로인 소형 회로 및 인덕터 소자들은 일반적으로 인쇄 회로 기판 또는 단단한 연성 회로 기판인 지지 패널의 각 측에 형성된다. 복수 개의 회로 층 및 마그네틱 부재들 둘러싸는 다중 권선들 간의 전기적 연결은, 복수 개의 도금 관통 홀 컨덕터들에 의해 제공된다. 소형 관통 홀 개구들은, 고 유전 강도를 가지는 파릴렌과 같은 박막 진공 증착 유기 층에 의하여 각각 다른 요소들로부터 절연되므로, 복수 개의 도금 관통 홀 컨덕터들을 수용한다. 이 구리 도금의 유기 층으로의 접착은, 먼저 유기 층의 표면으로 접착력 증가제를 적용한 이후, 유기 층으로 진공 증착하여 이루어진다.

3. 发明授权

KR101056718B1 기판의 제조 방법 失效
标题翻译：制造基材的方法
公开(公告)号：KR101056718B1
公开(公告)日：2011-08-16
申请号：KR1020080076375
申请日：2008-08-05
申请人： 후지쯔 가부시끼가이샤
发明人： 이이다겐지 , 아베도모유키 , 마에하라야스모토 , 히라노신 , 나카가와다카시 , 요시무라히데아키 , 야마와키세이고 , 오자키노리카즈
IPC分类号： H05K3/42 , H05K3/06 , H05K3/18
CPC分类号： H05K3/427 , H05K3/064 , H05K3/429 , H05K3/4608 , H05K2201/0281 , H05K2201/0323 , H05K2201/0347 , H05K2201/0959 , H05K2201/0969 , H05K2201/09809 , H05K2203/1178 , Y10T29/49126 , Y10T29/49155 , Y10T29/49156 , Y10T29/49165
摘要： 본 발명은 기판에 기초 구멍을 형성하고, 기초 구멍에 절연재를 충전하는 공정을 포함하는 기판의 제조 공정에 있어서, 기판 표면에 피착 형성하는 도체층을 적확하게 에칭할 수 있는 제조 방법을 제공한다.
기판(16)에 기초 구멍(18)을 형성하고, 상기 기초 구멍(18)에 절연재(20)를 충전한 후, 기판(16)의 표면에 무전해 도금을 시행하는 공정과, 상기 기판(16)의 표면에 형성된 무전해 도금층(80)에 포토 레지스트를 라미네이트하고, 상기 포토 레지스트를 노광 및 현상하여, 상기 절연재(20)가 충전된 기초 구멍(18)의 단부면을 피복하는 레지스트 패턴(72)을 형성하는 공정과, 상기 레지스트 패턴(72)을 마스크로 하여, 상기 기판(16)의 표면에 피착 형성된 도체층(14, 19)을 에칭하는 공정과, 상기 무전해 도금층(80)을 박리층으로 하여, 상기 기초 구멍(18)의 단부면을 피복하는 레지스트 패턴(72)을 기판(16)으로부터 제거하는 공정을 포함한다.
摘要翻译：本发明在衬底中形成孔的基础上，在包括在基座孔中填充绝缘材料的工序的基板的制造过程中，提供了可以精确地被蚀刻到所述导电层形成在基底的沉积表面的方法。

4. 发明公开

KR1020110040991A 다층프린트배선판 无效
标题翻译：多层印刷接线板
公开(公告)号：KR1020110040991A
公开(公告)日：2011-04-20
申请号：KR1020117007314
申请日：2003-03-24
申请人： 이비덴 가부시키가이샤
发明人： 이나가키야스시 , 사노가츠유키
IPC分类号： H05K3/46
CPC分类号： H05K1/09 , H01L23/49816 , H01L23/49822 , H01L2224/05568 , H01L2224/05573 , H01L2224/16225 , H01L2924/00014 , H01L2924/01019 , H01L2924/01025 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/09701 , H01L2924/15311 , H01L2924/15312 , H01L2924/19106 , H01L2924/3011 , H05K1/0237 , H05K1/056 , H05K1/183 , H05K1/185 , H05K3/429 , H05K3/4602 , H05K3/4608 , H05K3/4641 , H05K2201/0347 , H05K2201/0352 , H05K2201/09309 , H05K2201/09536 , H05K2201/0959 , H05K2201/096 , H05K2201/09809 , H01L2224/05599
摘要： 고주파 영역의 IC칩, 특히 3 GHz를 초과해도 오동작이나 에러가 발생하지 않는 패키지기판을 제공한다. 코어기판(30) 상의 도체층(34P)을 두께 30 μm로 형성하고, 층간수지절연층(50) 상의 도체회로(58)를 15 μm로 형성한다. 도체층(34P)을 두껍게 함으로써, 도체 자체의 체적을 늘게 하고, 저항을 저감할 수 있다. 또, 도체층(34)을 전원층으로 사용하는 것으로, IC칩으로의 전원 공급 능력을 향상시킬 수 있다.
摘要翻译：即使IC芯片处于高频范围，特别是具有频率超过3GHz的IC芯片，也不会出现故障或误差的封装基板。芯基板30上的导体层34P形成为30μm的厚度，层间树脂绝缘层50上的导体电路58的厚度形成为15μm。通过使导体层34P变厚，可以增加导体本身的体积并降低电阻。此外，通过使用导体层34作为电源层，可以提高向IC芯片供电的能力。

5. 发明授权

KR101025524B1 배선 기판 및 그 제조 방법 失效
标题翻译：电路板及其制造方法
公开(公告)号：KR101025524B1
公开(公告)日：2011-04-04
申请号：KR1020080076951
申请日：2008-08-06
申请人： 후지쯔 가부시끼가이샤
发明人： 이이다겐지 , 아베도모유키 , 마에하라야스모토 , 히라노신 , 나카가와다카시 , 요시무라히데아키 , 야마와키세이고 , 오자키노리카즈
IPC分类号： H05K1/02
CPC分类号： H05K9/00 , H05K3/38 , H05K3/429 , H05K3/4608 , H05K3/4611 , H05K3/4691 , H05K2201/0281 , H05K2201/0323 , H05K2201/09581 , H05K2201/0959 , H05K2201/09781 , H05K2201/09809 , H05K2201/2072 , Y10T29/49155
摘要： 본 발명은 기판과 기판에 적층되는 배선층의 열팽창 계수가 크게 다른 경우에도, 기판과 배선층이 강고하게 접합되어, 신뢰성이 높은 제품으로서 제공할 수 있는 배선 기판 및 그 제조 방법을 제공한다.
기판(16)의 표면에 도체층(14)을 피착 형성하는 공정과, 상기 도체층(14)을 패턴 에칭하여, 기판(16)의 표면에 다수의 돌기 형상으로 앵커 패턴(15)을 형성하는 공정과, 상기 앵커 패턴(15)이 형성된 기판(16)의 배선층을 적층하는 공정에 의해, 기판(16)에 배선층이 강고하게 접합된 배선 기판을 얻을 수 있다.

6. 发明授权

KR100972006B1 직물형 디지털 밴드 및 그 제조 방법 有权
标题翻译：纺织数码带及其制作方法
公开(公告)号：KR100972006B1
公开(公告)日：2010-07-22
申请号：KR1020080017484
申请日：2008-02-26
申请人： 한국생산기술연구원
发明人： 정기수 , 이대훈 , 안재상
IPC分类号： A41D13/00 , D03D15/00
CPC分类号： D03D15/00 , D02G3/12 , D02G3/36 , D02G3/441 , D03D1/0088 , D03D3/005 , D03D15/0027 , D03D15/0066 , D10B2101/20 , D10B2401/16 , D10B2501/06 , H05K1/038 , H05K2201/0281 , H05K2201/029 , H05K2201/09809 , Y10T428/2942 , Y10T428/2944 , Y10T428/2947 , Y10T442/3065 , Y10T442/3976
摘要： 본 발명은 기존의 의복에 용이하게 부착되어 주변 컴퓨팅 장치와의 고속 통신 경로를 제공할 수 있는 직물형 디지털 밴드 및 그 제조 방법에 관한 것이다.
이를 위해 제 1 방향으로 나란하게 형성되는 다수의 경사 및 제 1 방향과 수직한 제 2 방향으로 나란하게 형성된 위사를 포함하고, 경사는 전류가 흐를 수 있는 적어도 하나의 디지털사를 포함하는 직물형 디지털 밴드가 개시된다.
디지털사, digital yarn, 디지털 밴드, digital band, 디지털가먼트, digital garment, 웨어러블 컴퓨터, wearable computer, 고속통신

7. 发明公开

KR1020100043492A 인쇄회로기판 제조방법 失效
标题翻译：印刷电路板的制造方法
公开(公告)号：KR1020100043492A
公开(公告)日：2010-04-29
申请号：KR1020080102546
申请日：2008-10-20
申请人： 삼성전기주식회사
发明人： 오화섭 , 이태곤 , 임성진 , 김원아 , 손준형
IPC分类号： H05K3/18 , H05K3/40
CPC分类号： H05K3/4623 , H05K1/0216 , H05K3/429 , H05K2201/09809
摘要： PURPOSE: A manufacturing method of a PCB is provided to form micro-pattern by forming a circuit pattern using an additive mode. CONSTITUTION: A core substrate having a metal layer is prepared in both sides of an insulating layer(S100). A via hole is formed in both sides of a core substrate(S200). A process forming the via hole comprises a step of opening one side of the via hole and a step of blocking up the other side of the via hole with a metal layer. A seed layer is formed in the via hole(S300). A plating resist having an opening is formed in both sides of the core substrate(S400). The via and a circuit pattern are formed by a predetermined plating method(S500). The plating resist is removed. The seed layer and the metal layer revealed in the surface are removed(S600).
摘要翻译：目的：通过使用添加模式形成电路图案，提供PCB的制造方法以形成微图案。构成：在绝缘层的两侧制备具有金属层的芯基板（S100）。在芯基板的两侧形成通孔（S200）。形成通孔的工艺包括打开通孔的一侧的步骤和用金属层封闭通孔的另一侧的步骤。在通孔中形成种子层（S300）。在芯基板的两侧形成具有开口的电镀抗蚀剂（S400）。通孔和电路图案通过预定的电镀方法形成（S500）。去除电镀抗蚀剂。去除在表面露出的种子层和金属层（S600）。

8. 发明授权

KR100947018B1 다층 기판 有权
标题翻译：多层板
公开(公告)号：KR100947018B1
公开(公告)日：2010-03-11
申请号：KR1020080104732
申请日：2008-10-24
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 기무라요시유키 , 기쿠치아츠시 , 이케모토요시히코
IPC分类号： H05K3/46 , H05K1/02
CPC分类号： H05K1/0222 , H01L23/49822 , H01L23/49838 , H01L23/50 , H01L2223/6616 , H01L2224/16 , H01L2224/16225 , H01L2224/16235 , H01L2224/32225 , H01L2224/73204 , H01L2924/00014 , H01L2924/15174 , H01L2924/15311 , H01L2924/3011 , H05K1/0251 , H05K1/0298 , H05K3/3436 , H05K3/368 , H05K2201/0715 , H05K2201/09309 , H05K2201/09618 , H05K2201/09809 , H01L2924/00 , H01L2224/0401
摘要： 본 발명은 그라운드층, 전원층, 및 신호층과, 이들 각 층을 층간 접속하는 비어가 설치된 다층 기판 및 반도체 장치에 관한 것으로서, 기판 또는 장치의 형상을 변화시키지 않고 신호 핀 수의 증대를 도모하는 것을 과제로 한다.
절연재(30) 내에 그라운드층(31), 신호층(32), 전원층(33), 그라운드 비어(35), 신호 비어(36), 전원 비어(37) 등을 설치하여 이루어지는 다층 기판에 있어서, 절연재(30)의 최하층에 최하층 그라운드층(41)을 형성한다(신호 랜드(26S) 및 전원 랜드(26P)의 형성 위치를 제외함). 이 최하층 그라운드층(41)은, 그라운드 비어(35)에 의해 그라운드층(31)과 접속한다. 또한, 실장 시에는, 이 최하층 그라운드층(41)을 그라운드 랜드로서 사용한다. 이것에 의해, 그라운드 핀을 없애서, 이 그라운드 핀이 감소된 분만큼 신호 핀의 수를 증대시킨다.
반도체 소자, 다층 기판, 범프, 언더필 수지, 땜납 볼

9. 发明公开

KR1020100012810A 프린트 배선판 无效
标题翻译：印刷线路板
公开(公告)号：KR1020100012810A
公开(公告)日：2010-02-08
申请号：KR1020090059238
申请日：2009-06-30
申请人： 후지쯔 가부시끼가이샤
发明人： 요시무라히데아키 , 오자키노리카즈 , 이이다겐지 , 아베도모유키
IPC分类号： H05K3/46 , H05K1/03
CPC分类号： H05K3/4673 , H05K1/0366 , H05K3/426 , H05K3/4608 , H05K3/4614 , H05K2201/0195 , H05K2201/0323 , H05K2201/0394 , H05K2201/09563 , H05K2201/096 , H05K2201/09809 , H05K2201/10378 , H05K2203/061
摘要： PURPOSE: A printed wiring board is provided to lowly suppress a thermal expansion rate by laying a glass fiber cloth in an insulation layer of a buildup layer. CONSTITUTION: A printed wiring board(11) includes a carbon fiber. The printed wiring board includes a core substrate with intensity to maintain a shape with a single body. A plurality of buildup layers(26,27) are successively formed on the core substrate. The buildup layer is comprised of the laminate of a plurality of insulation layers(28) and conductive wiring layers(29). The insulation layer is made of resin material impregnated to the fiber. The thermal expansion rate is lowly suppressed in the buildup layer based on the fiber. The thermal expansion rate is lowly suppressed in the core substrate based on the carbon fiber. The thermal expansion rate of the buildup layer is controlled according to the thermal expansion rate of the core substrate. The crack is prevented inside the buildup layer. The disconnection of the conductive wiring layer is prevented.
摘要翻译：目的：提供一种印刷电路板，通过将玻璃纤维布铺放在堆积层的绝缘层中来低压抑制热膨胀率。构成：印刷电路板（11）包括碳纤维。印刷电路板包括具有强度以单体保持形状的芯基板。多个堆积层（26,27）依次形成在芯基板上。堆积层由多个绝缘层（28）和导电布线层（29）的叠层构成。绝缘层由浸渍在纤维中的树脂材料制成。在基于纤维的堆积层中，热膨胀率被低抑制。在基于碳纤维的芯基板中，热膨胀率低。堆积层的热膨胀率根据芯基板的热膨胀率进行控制。裂缝在堆积层内被阻止。防止了导电布线层的断开。

10. 发明公开

KR1020090037801A 코어 기판 및 그 제조 방법 无效
标题翻译：核心基板及其制造方法
公开(公告)号：KR1020090037801A
公开(公告)日：2009-04-16
申请号：KR1020080086684
申请日：2008-09-03
申请人： 후지쯔 가부시끼가이샤
发明人： 히라노신 , 이이다겐지 , 마에하라야스토모 , 아베도모유키 , 나카가와다카시 , 요시무라히데아키 , 야마와키세이고 , 오자키노리카즈
IPC分类号： H05K1/02 , H05K1/05
CPC分类号： H05K9/00 , H05K1/115 , H05K3/429 , H05K3/4608 , H05K3/4611 , H05K3/4691 , H05K2201/0281 , H05K2201/0323 , H05K2201/09581 , H05K2201/0959 , H05K2201/09809 , Y10T29/49155
摘要： A core substrate and a method for manufacturing the same are provided to prevent void inside an insulating material filled in a pilot hole by coating an inner wall of the pilot hole with a plating layer. A core substrate includes a core unit(10), a wiring layer, a plating layer(19) and an insulating material(20). A pilot hole(18) is formed in the core unit. A plated through hole is passed through the pilot hole. The wiring layer is laminated in both sides of the core unit. The plating layer is coated in the inner wall of the pilot hole. The insulating material is filled between an outer circumference of the plated through hole and the plating layer. The insulating layer is laminated in the plating layer. The plating layer smooths an inner wall of the pilot hole. The plating layer surrounds the conductive attachment in the inner wall of the pilot hole.
摘要翻译：提供了一种芯基板及其制造方法，以通过用镀层涂覆导向孔的内壁来防止填充在引导孔中的绝缘材料内的空隙。核心基板包括芯单元（10），布线层，镀层（19）和绝缘材料（20）。在核心单元中形成导向孔（18）。电镀通孔穿过引导孔。布线层层叠在芯单元的两侧。镀层涂在导孔的内壁。绝缘材料填充在电镀通孔的外周与电镀层之间。绝缘层层压在镀层中。镀层使引导孔的内壁平滑。镀层围绕导向孔的内壁中的导电附件。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式