专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020140064276A 파워 메탈 메쉬 및 이를 포함하는 반도체 메모리 장치 审中-实审
标题翻译：功率金属网和半导体存储器件包括功率金属网
公开(公告)号：KR1020140064276A
公开(公告)日：2014-05-28
申请号：KR1020120131437
申请日：2012-11-20
申请人： 에스케이하이닉스 주식회사
发明人： 이준호 , 한성우 , 오익수 , 정부호 , 조선기 , 김양희 , 김태훈
IPC分类号： H01L23/48 , H01L23/52
CPC分类号： H03H7/0115 , G11C5/14 , H01L23/147 , H01L23/49827 , H01L23/5223 , H01L23/5227 , H01L23/5286 , H01L23/552 , H01L23/66 , H01L2223/6661 , H01L2924/0002 , H01L2924/00
摘要： The present technique relates to a power metal mesh and a semiconductor memory device including the same. A band stop filter part, which has a parallel structure of a capacitor and an inductance between adjacent chips, is arranged by implementing a power metal mesh for reducing noise coupling generated between the adjacent chips on a silicon interposer. Consequently, the noise coupling of a specific frequency band generated between the adjacent chips can be effectively reduced.
摘要翻译：本技术涉及功率金属网和包括其的半导体存储器件。通过实现用于减少在硅插入件上的相邻芯片之间产生的噪声耦合的功率金属网来布置具有电容器的并联结构和相邻芯片之间的电感的带阻滤波器部分。因此，可以有效地减少相邻芯片之间产生的特定频带的噪声耦合。

2. 发明公开

KR1020140022979A 반도체 테스트 장치, 반도체 장치 및 반도체 테스트 방법 审中-实审
标题翻译：半导体测试装置，半导体器件和测试半导体器件的方法
公开(公告)号：KR1020140022979A
公开(公告)日：2014-02-26
申请号：KR1020120088725
申请日：2012-08-14
申请人： 에스케이하이닉스 주식회사 , 한국과학기술원
发明人： 박준서 , 이준호 , 김정호
IPC分类号： G01R31/26 , H01L21/66
CPC分类号： G01R31/2601 , G01R31/2853 , G01R31/31926
摘要： The present invention relates to a semiconductor test device, a semiconductor device and a method for testing a semiconductor device, capable of testing normal connection between a substrate including a through electrode and a metal line on the upper part of the same, and insulation between the through electrode and the substrate etc. A semiconductor test device according to the present invention includes a switch for connecting an oscillator including a control port and the through electrode or the control port and a metal line layer connected to the through electrode selectively.
摘要翻译：半导体测试装置，半导体器件和半导体器件测试方法本发明涉及一种半导体测试器件，半导体器件和半导体器件测试方法，该半导体器件能够测试包括贯通电极的基板和其上部的金属线之间的正常连接，通过电极和基板等。根据本发明的半导体测试装置包括用于连接包括控制端口和贯通电极或控制端口的振荡器的开关和选择性地连接到通孔的金属线层。

3. 发明授权

KR101212722B1 멀티 칩 패키지 有权
标题翻译：多芯片封装
公开(公告)号：KR101212722B1
公开(公告)日：2013-01-09
申请号：KR1020100017458
申请日：2010-02-26
申请人： 에스케이하이닉스 주식회사
发明人： 김영원 , 이준호 , 김현석 , 정부호 , 조선기 , 김양희
IPC分类号： G11C5/06 , G11C5/04 , G11C7/10
CPC分类号： H01L25/0657 , H01L23/48 , H01L2225/06531 , H01L2924/00013 , H01L2924/0002 , H01L2224/13099 , H01L2224/13599 , H01L2224/05599 , H01L2224/05099 , H01L2224/29099 , H01L2224/29599 , H01L2924/00
摘要： 본 발명은 멀티 칩 패키지에 관한 것으로, 복수의 칩이 적층된 멀티 칩 패키지에 있어서, 상기 복수의 칩 각각은 서로 전원 또는 신호를 전달하도록 구성된 복수의 인덕터 패드를 포함하되, 상기 복수의 인덕터 패드 중 어느 하나인 기준 인덕터 패드의 양측에는 서로 다른 자속 방향을 가지는 제1 및 제2 인덕터 패드가 형성된다.

4. 发明授权

KR101143634B1 캐패시터 형성 방법과 이를 이용한 반도체 소자 失效
标题翻译：用于形成电容器和使用该电容器的半导体器件的方法
公开(公告)号：KR101143634B1
公开(公告)日：2012-05-11
申请号：KR1020100089112
申请日：2010-09-10
申请人： 에스케이하이닉스 주식회사
发明人： 김현석 , 이준호 , 정부호 , 조선기 , 김양희 , 김영원
IPC分类号： H01L27/108 , H01L21/8242 , H01L27/02
CPC分类号： H01L27/0805 , H01L23/5223 , H01L28/40 , H01L29/94 , H01L2924/0002 , H01L2924/00
摘要： 캐패시터 형성 방법과 이를 이용한 반도체 소자는 전원전압과 접지전압 사이에 위치하는 모스트랜지스터 캐패시터와 상기 전원전압과 상기 접지전압 사이에 위치하는 제1 및 제2 플레이트 캐패시터 및 상기 제1 및 제2 플레이트 캐패시터를 연결하는 금속배선을 포함한다.

5. 发明公开

KR1020120027065A 캐패시터 형성 방법과 이를 이용한 반도체 소자 失效
标题翻译：用于形成电容器和使用该电容器的半导体器件的方法
公开(公告)号：KR1020120027065A
公开(公告)日：2012-03-21
申请号：KR1020100089112
申请日：2010-09-10
申请人： 에스케이하이닉스 주식회사
发明人： 김현석 , 이준호 , 정부호 , 조선기 , 김양희 , 김영원
IPC分类号： H01L27/108 , H01L21/8242 , H01L27/02
CPC分类号： H01L27/0805 , H01L23/5223 , H01L28/40 , H01L29/94 , H01L2924/0002 , H01L2924/00
摘要： PURPOSE: A method for forming a capacitor and a semiconductor device using the same are provided to lower connection wiring resistance of a decoupling capacitor, thereby increasing noise cancellation efficiency of a decoupling capacitor. CONSTITUTION: An MOS transistor capacitor(MOS CP) is located between a power voltage and a ground voltage. First and second plate capacitors(PLT_CP1,PLT_CP2) are located between the power voltage and the ground voltage. A metal line(ML) connects first and second plate capacitors. The metal line is made of a plate shaped metal film. The MOS transistor capacitor comprises a gate, a source, and a drain. A power voltage is applied to the gate of the MOS transistor capacitor and a ground voltage is applied to the source and the drain of the MOS transistor capacitor.
摘要翻译：目的：提供一种用于形成电容器的方法和使用其的半导体器件，以降低去耦电容器的连接布线电阻，从而提高去耦电容器的噪声消除效率。构成：MOS晶体管电容（MOS CP）位于电源电压和地电压之间。第一和第二平板电容器（PLT_CP1，PLT_CP2）位于电源电压和接地电压之间。金属线（ML）连接第一和第二平板电容器。金属线由板状金属膜制成。 MOS晶体管电容器包括栅极，源极和漏极。电源电压施加到MOS晶体管电容器的栅极，接地电压施加到MOS晶体管电容器的源极和漏极。

6. 发明公开

KR1020110042393A 실리콘 관통 비아 구조를 가진 반도체 장치 无效
标题翻译：半导体器件通过硅的结构
公开(公告)号：KR1020110042393A
公开(公告)日：2011-04-27
申请号：KR1020090099036
申请日：2009-10-19
申请人： 에스케이하이닉스 주식회사 , 한국과학기술원
发明人： 이준호 , 김현석 , 정부호 , 조선기 , 김양희 , 김영원 , 김정호 , 김주희
IPC分类号： H01L23/12 , H01L23/52
CPC分类号： H01L2224/14181 , H01L2224/16145 , H01L2224/32145 , H01L2224/73204 , H01L2924/00012
摘要： PURPOSE: A semiconductor device having the silicon penetrating via structure is provided to alleviate the capacitive effect of TSV structure by using the ohmic contact. CONSTITUTION: A chip penetrating via(TSV) is inserted into the semiconductor wafer. An insulation layer is arranged around the chip penetration via to separate the semiconductor wafer and the chip penetration via. The ohmic contact layer is arranged in order to surround the chip penetration via on the surface part of the semiconductor wafer. The connection wiring electrically connects the chip penetration via and the ohmic contact layer.
摘要翻译：目的：提供具有硅穿透结构的半导体器件，以通过使用欧姆接触来减轻TSV结构的电容效应。构成：穿透通孔（TSV）的芯片插入半导体晶片。绝缘层布置在芯片穿透通孔周围以分离半导体晶片和芯片穿透通孔。欧姆接触层被布置为围绕半导体晶片的表面部分上的芯片穿透通孔。连接布线将芯片穿透通孔和欧姆接触层电连接。

7. 发明公开

KR1020110006946A 가드링을 통과하는 저잡음 관통실리콘비아를 갖는 반도체칩 및 그를 이용한 적층 패키지 有权
标题翻译：半导体芯片，具有通过硅胶的低噪声，穿过保护环和堆叠包装使用它
公开(公告)号：KR1020110006946A
公开(公告)日：2011-01-21
申请号：KR1020090064592
申请日：2009-07-15
申请人： 에스케이하이닉스 주식회사 , 한국과학기술원
发明人： 이준호 , 이형동 , 김현석 , 김정호 , 박현정
IPC分类号： H01L21/00 , H01L23/12 , H01L23/48 , H01L23/18
CPC分类号： H01L2224/16145
摘要： PURPOSE: A semiconductor chip with a low noise through-silicon-via and a stack package using the same are provided to protect a through-silicon-via from the noise existing on the silicon substrate. CONSTITUTION: A guard ring is formed by ion-injecting the impurity into a silicon substrate(21). The through-silicon-via passes through the guard ring and the silicon substrate. The guard ring is ion-injected with the n-type impurity or the p-type impurity. The guard ring has a bigger diameter than that of the through-silicon-via.
摘要翻译：目的：提供具有低噪声穿硅通孔的半导体芯片和使用该芯片的堆叠封装，以保护硅硅通孔免受硅衬底上存在的噪声。构成：通过将杂质离子注入硅衬底（21）中形成保护环。穿硅通孔穿过保护环和硅衬底。保护环用n型杂质或p型杂质离子注入。保护环的直径大于通过硅通孔的直径。

8. 发明公开

KR1020100080480A 반도체 집적회로 失效
标题翻译：半导体集成电路
公开(公告)号：KR1020100080480A
公开(公告)日：2010-07-08
申请号：KR1020090134547
申请日：2009-12-30
申请人： 에스케이하이닉스 주식회사
发明人： 이준호 , 이형동 , 김현석
IPC分类号： G11C5/14 , G11C7/10
CPC分类号： H01L23/5286 , H01L2924/0002 , H01L2924/00
摘要： PURPOSE: A semiconductor integrated circuit is provided to maintain a stable power supply level by reducing voltage drop on a metal wire and package inductance. CONSTITUTION: A first power mesh supplies a first power to a first internal circuit. A second power mesh supplies a second power to a second internal circuit. The second power has the same DC level as the first power. A connection part connects the first and the second power mesh. The connection part comprises the first power mesh and a metal wiring(5) connecting the first power mesh. The first power mesh supplies a first external power to a first internal circuit. The second power mesh supplies a second external power to a second internal circuit. The first and second power mesh are electrically connected to each other.
摘要翻译：目的：提供半导体集成电路，通过减少金属线和封装电感的电压降来保持稳定的电源电平。构成：第一个电源网为第一个内部电路提供第一个电源。第二功率网将第二功率提供给第二内部电路。第二功率与第一功率具有相同的直流电平。连接部分连接第一和第二功率网。连接部分包括第一电源网和连接第一电力网的金属布线（5）。第一个电源网为第一个内部电路提供第一个外部电源。第二电源网为第二内部电路提供第二外部电源。第一和第二电力网彼此电连接。

9. 发明授权

KR100907010B1 반도체 집적 회로 失效
标题翻译：半导体集成电路
公开(公告)号：KR100907010B1
公开(公告)日：2009-07-08
申请号：KR1020070117092
申请日：2007-11-16
申请人： 에스케이하이닉스 주식회사
发明人： 이준호 , 박근우 , 최창규 , 김용주 , 한성우 , 이준우
IPC分类号： G11C5/14
摘要： 본 발명은 제 1 본딩 와이어와 연결된 제 1 전압 패드, 제 2 본딩 와이어와 연결된 제 2 전압 패드, 및 상기 제 1 본딩 와이어와 상기 제 2 본딩 와이어를 병렬 연결시키기 위해 상기 제 1 전압 패드와 상기 제 2 전압 패드사이에 연결된 안정화부를 포함하고, 상기 제 1 전압 패드는 제 1 내부 회로에 연결되며, 상기 제 2 전압 패드는 제 2 내부 회로에 연결됨을 특징으로 한다.
커패시터, 외부 전압, 노이즈
摘要翻译：根据权利要求1与键合线的第一电压垫，所述第二接合线相关联，并连接到第二电压垫的发明中，与第一键合线和以平行于第一电压焊盘上方的第二连接两个接合线权利要求以及连接在两个电压焊盘之间的稳定部分，其中第一电压焊盘连接到第一内部电路，并且第二电压焊盘连接到第二内部电路。

10. 发明授权

KR100389741B1 ＩＭＴ-2000 기지국 시스템내 ＢＣＰ의 새로운 기지국프로그램 로딩 방법 失效
标题翻译： IMT-2000中文系统BCP中文版
公开(公告)号：KR100389741B1
公开(公告)日：2003-07-02
申请号：KR1020000076900
申请日：2000-12-15
申请人： 에스케이하이닉스 주식회사
发明人： 이준호
IPC分类号： H04W88/08
摘要： PURPOSE: A method for loading a new base station program to a BCP(BTS Control Processor) in an IMT-2000 base station system is provided to supply more high-quality mobile services to users by enabling a base station program of a new version to be loaded without interrupting services. CONSTITUTION: A stand-by BCP in a base station receives a restart command and a new base station program from a BSM(Base Station Manager) through a CCP(Call Control Processor) in a BSC(Base Station Controller)(S1). While being transferred into an active operation state, the stand-by BCP executes the operation of the new base station program(S2). The stand-by BCP judges whether abnormality is generated from the new base station program(S3). In case that the new base station program is operated normally, the active BCP receives a new base station program, identical to the program loaded to the stand-by BCP, from the CCP(S4). Meanwhile, if the new base station program loaded to the stand-by BCP is not operated normally, the stand-by BCP receives a base station program, identical to the former base station program loaded to the active BCP, from the CCP(S5).
摘要翻译：目的：提供一种用于将新基站程序加载到IMT-2000基站系统中的BCP（BTS控制处理器）的方法，以通过使新版本的基站程序能够向用户提供更高质量的移动服务无需中断服务即可加载。组成：基站中的备用BCP通过BSC（基站控制器）（S1）中的CCP（呼叫控制处理器）从BSM（基站管理器）接收重新启动命令和新的基站程序。待转移到活动操作状态时，备用BCP执行新基站程序的操作（S2）。备用BCP判断新基站程序是否产生异常（S3）。如果新基站程序正常运行，则活动BCP从CCP（S4）接收与加载到备用BCP的程序相同的新基站程序。同时，如果加载到备用BCP的新基站程序没有正常操作，备用BCP从CCP（S5）接收与加载到活动BCP的前一基站程序相同的基站程序，。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式