专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101665228B1 반도체 디바이스 및 그 제조 방법 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：KR101665228B1
公开(公告)日：2016-10-11
申请号：KR1020150007776
申请日：2015-01-16
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 김진영 , 김근수 , 김병진 , 나도현 , 김재윤
IPC分类号： H01L23/60 , H01L23/48 , H01L23/522
CPC分类号： H01L2224/04105 , H01L2224/12105 , H01L2224/19 , H01L2224/20 , H01L2224/32225 , H01L2224/32245 , H01L2224/73267 , H01L2224/92244
摘要： 본발명은반도체디바이스및 그제조방법에관한것으로, 해결하고자하는기술적과제는복합박판에구비된금속패턴에의해서, 반도체디바이스로인가되는전자파를선택적으로차폐할수 있으므로, 반도체디바이스내에구비된안테나의통신이가능함과동시에불필요한전자파는차폐가가능하게하는데 있다. 이를위해본 발명은금속패턴과, 유전층으로이루어진판 형상으로. 금속패턴이제1면으로노출된복합박판을형성하는복합박판형성단계와, 복합박판의제1면에, 다수의도전성패드가제1면에구비된반도체다이의제2면을안착시키는반도체다이어태치단계와, 반도체다이및 복합박판의제1면을모두덮도록절연층을형성하는절연층형성단계와, 반도체다이의다수의도전성패드가절연층을통해외부로노출되도록절연층의제1면으로부터비아홀을형성하고, 절연층의제1면을통해노출된다수의도전성패드와전기적으로접속되도록다수의재배선층을절연층의제1면에형성하는재배선층형성단계및, 절연층에형성된재배선층에도전성범프를형성하는도전성범프형성단계를개시한다.

2. 发明授权

KR101631406B1 반도체 패키지 및 그 제조 방법 有权
标题翻译：半导体封装及其制造方法
公开(公告)号：KR101631406B1
公开(公告)日：2016-06-17
申请号：KR1020150019459
申请日：2015-02-09
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 김재윤 , 황태경 , 김진한 , 김병진 , 백종식 , 심재범 , 김경록
IPC分类号： H01L23/485 , H01L23/488
CPC分类号： H01L24/13 , H01L21/56 , H01L23/291 , H01L23/293 , H01L23/3114 , H01L24/03 , H01L24/05 , H01L24/06 , H01L24/11 , H01L24/14 , H01L2224/0231 , H01L2224/03001 , H01L2224/0345 , H01L2224/0346 , H01L2224/0347 , H01L2224/0401 , H01L2224/05008 , H01L2224/05024 , H01L2224/05139 , H01L2224/05166 , H01L2224/05548 , H01L2224/05551 , H01L2224/05569 , H01L2224/05571 , H01L2224/05572 , H01L2224/05578 , H01L2224/0558 , H01L2224/05624 , H01L2224/05639 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/0566 , H01L2224/05666 , H01L2224/05671 , H01L2224/05684 , H01L2224/06102 , H01L2224/1146 , H01L2224/12105 , H01L2224/13017 , H01L2224/13018 , H01L2224/13022 , H01L2224/13082 , H01L2224/131 , H01L2224/13111 , H01L2224/1403 , H01L2224/32225 , H01L2224/73267 , H01L2224/94 , H01L2924/15153 , H01L2924/18162 , H01L2924/00014 , H01L2924/014 , H01L2924/01082 , H01L2224/11 , H01L2224/03 , H01L2924/00012 , H01L23/485 , H01L23/488
摘要： 본발명은반도체패키지및 그제조방법에관한것으로, 해결하고자하는기술적과제는제1면에다수의본드패드가구비된반도체다이를덮도록몰드층을형성하며, 상기몰드층에구비된몰드홀을통해상기본드패드를외부로노출시키는단계와, 상기몰드층의상기몰드홀의내벽에도전층을형성하는단계및, 상기도전층이형성된상기몰드홀의내부를채우도록솔더볼을형성하는단계를포함하며, 상기솔더볼은상기본드패드와전기적으로연결하는데있다. 이를위해본 발명은몰드층과솔더볼사이에솔더볼과접착력이우수한도전층을형성하여, 솔더볼과몰드층사이의온도및 열팽창계수차이로인한솔더볼에가해지는스트레스를저감할수 있는반도체패키지및 그제조방법을개시한다.
摘要翻译：半导体封装及其制造方法技术领域本发明涉及半导体封装及其制造方法。制造半导体封装的方法包括以下步骤：形成模具层以覆盖其第一表面上具有多个接合焊盘的半导体管芯，并且通过设置在模具层中的模具孔将焊接接合点暴露于外部; 在模层的模具孔的内壁上形成导电层; 以及形成焊球以填充其中形成有导电层的模具孔的内部。焊球电连接到接合焊盘。本发明的方法可以通过形成在模具层和焊料球之间具有优异的粘合强度的导电层，减少由于焊球和模具层之间的温度和热膨胀系数的差异而施加到焊球的应力。

3. 发明授权

KR101612175B1 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 有权
标题翻译：半导体器件的制造方法及其半导体器件
公开(公告)号：KR101612175B1
公开(公告)日：2016-04-12
申请号：KR1020140009847
申请日：2014-01-27
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 김근수 , 박철우 , 김재윤 , 이서원 , 차세웅 , 안석근
IPC分类号： H01L23/12 , H01L23/48
CPC分类号： H01L24/97 , H01L2224/16225 , H01L2224/32225 , H01L2224/73253 , H01L2224/92225 , H01L2224/97 , H01L2225/1023 , H01L2225/1041 , H01L2924/15331 , H01L2924/18161 , H01L2224/81
摘要： 본발명에서는서브스트레이트의양품유닛과인터포저의양품유닛이서로대응되도록구별하여제조함으로써생산수율의증가, 자재의낭비및 제조비용을최소화할수 있는반도체디바이스의제조방법및 이에따른반도체디바이스가개시된다. 일예로, 반도체다이가접속되어유닛을이루고, 상기반도체다이의외측에도전필라가형성된서브스트레이트를준비하는서브스트레이트준비단계; 상기서브스트레이트의반도체다이및 도전필라를몰딩하고, 상기도전필라와인터포저를전기적으로접속하는몰드및 인터포저접속단계; 상기서브스트레이트에솔더볼을접속하는솔더볼 접속단계; 및상기서브스트레이트를쏘잉하여다수의반도체다이를각각하나의반도체디바이스로분리하는쏘잉단계를포함하는반도체디바이스의제조방법이개시된다.

4. 发明授权

KR101553463B1 반도체 패키지 및 그 제조 방법 有权
标题翻译：半导体封装及其制造方法
公开(公告)号：KR101553463B1
公开(公告)日：2015-09-15
申请号：KR1020140009848
申请日：2014-01-27
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 김근수 , 박철우 , 유동수 , 김재윤 , 강대병 , 안병준
IPC分类号： H01L23/48 , H01L23/12
CPC分类号： H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/73253 , H01L2924/15311 , H01L2924/1533 , H01L2924/15331 , H01L2924/18161 , H01L2924/00
摘要： 본발명은신뢰성을향상시키고워페이지현상을줄일수 있는반도체패키지및 그제조방법에관한것이다. 일례로, 절연층과상기절연층의상면에형성된제 1 배선패턴과상기절연층의하면에형성된제 2 배선패턴을포함하는회로기판과, 상기회로기판의상면에안착된반도체다이와, 상기회로기판의상부에서상기반도체다이를인캡슐레이션하며상기제 1 배선패턴을외부로노출시키는관통비아가형성된인캡슐란트와, 상기관통비아에형성되며상기제 1 배선패턴에전기적으로연결된도전성범프를포함하는반도체디바이스; 상기반도체디바이스의상부에안착되며, 절연체와상기절연체의하면에형성된배선패턴과상기배선패턴에형성된솔더볼을포함하는인터포저; 및상기반도체디바이스와상기인터포저사이에개재된층간부재;를포함하고, 상기솔더볼은상기도전성범프에전기적으로연결되며, 상기층간부재는상기도전성범프와상기솔더볼을감싸도록형성된것을특징으로하는반도체패키지를개시한다.

5. 发明公开

KR1020150094565A 반도체 패키지 제작 방법 有权
标题翻译：半导体封装制造方法
公开(公告)号：KR1020150094565A
公开(公告)日：2015-08-19
申请号：KR1020150107440
申请日：2015-07-29
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 김재윤 , 임기태 , 정운갑 , 조병우 , 나도현 , 김진성 , 박동주 , 한규완 , 정지영 , 윤주훈
IPC分类号： H01L23/488 , H01L23/12 , H01L25/07 , H01L23/28
CPC分类号： H01L2224/16225 , H01L2224/73253 , H01L2924/15311 , H01L2924/181 , H01L2924/00012
摘要： 본 발명의 반도체 패키지 제작 방법은, 하부에 칩 패드가 형성된 반도체 다이를 접착 부재를 이용하여 확장용 기판의 하부면에 접착하는 과정과, 상기 확장용 기판 상의 소정 위치에 다수의 재배치 I/O를 위한 재배치 도전성 범프를 형성하는 과정과, 다수의 하부 I/O를 위한 하부 도전성 범프가 형성된 기판을 준비하는 과정과, 서로 대응하는 재배치 도전성 범프와 하부 도전성 범프가 맞닿고, 상기 반도체 다이의 칩 패드가 상기 기판의 배선층에 맞닿도록 하여 상기 확장용 기판과 상기 기판을 접착시키는 과정을 포함할 수 있다.
摘要翻译：一种半导体封装制造方法，其特征在于，包括：通过使用接合部件将半导体管芯接合在其上形成有用于膨胀的基板的下侧的芯片焊盘的下部的工序; 在用于扩展的基板上的预定位置上形成用于多个再分配I / O的重新分配导电凸块的工序; 制备其中形成用于多个下部I / O的下导电凸块的基板的工艺; 以及通过将面对的重新分配导电凸块和下导电泵端放置到端部并且将半导体管芯的芯片焊盘和衬底的布线层的端部到端部放置来结合用于扩展的衬底和衬底的工艺。

6. 发明授权

KR101411741B1 반도체 디바이스 有权
标题翻译：半导体器件
公开(公告)号：KR101411741B1
公开(公告)日：2014-06-27
申请号：KR1020110117476
申请日：2011-11-11
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 김진성 , 김재윤 , 조병우 , 윤주훈
IPC分类号： H01L23/48 , H01L23/12
CPC分类号： H01L25/105 , H01L2224/04105 , H01L2224/10 , H01L2224/12105 , H01L2224/16227 , H01L2224/19 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/73253 , H01L2224/73265 , H01L2224/73267 , H01L2225/1023 , H01L2225/1035 , H01L2225/1041 , H01L2225/1058 , H01L2924/15311 , H01L2924/15331 , H01L2924/18161 , H01L2924/18162 , H01L2924/00014 , H01L2224/48227 , H01L2924/00012
摘要： 본 발명은 서브스트레이트에 적층된 적어도 하나 이상의 반도체 다이를 전기적으로 연결하며, 패키지의 크기 및 두께를 줄일 수 있는 반도체 디바이스에 관한 것이다.
일례로, 상면에 형성된 제 1 배선 패턴과, 상기 제 1 배선 패턴의 일부를 외부로 노출하며 상면에 형성된 제 1 패시베이션층과, 하면에 형성된 제 2 배선 패턴과, 상기 제 2 배선 패턴의 일부를 외부로 노출하며 하면에 형성된 제 2 패시베이션층과, 상기 제 1 배선 패턴과 제 2 배선 패턴을 전기적으로 연결하는 관통 비아를 포함하는 서브스트레이트; 상기 서브스트레이트의 상부에 안착되며, 상기 서브스트레이트와 전기적으로 연결된 제 1 반도체 다이; 상기 제 1 반도체 다이의 상부에 안착되며, 제 2 반도체 다이와 상기 제 2 반도체 다이의 측면에 형성된 제 1 관통 전극과 상기 제 2 반도체 다이와 제 1 관통 전극을 전기적으로 연결하는 제 1 재배선층을 포함하는 TMV 반도체 디바이스; 및 상기 제 1 반도체 다이 및 상기 TMV 반도체 디바이스를 인캡슐레이션 하는 제 1 인캡슐란트를 포함하고, 상기 TMV 반도체 디바이스는 상기 제 1 반도체 다이의 외측에서 상기 제 1 관통 전극이 상기 제 1 배선 패턴에 전기적으로 연결된 것을 특징으로 하는 반도체 디바이스를 개시한다.
摘要翻译：本发明涉及能够电连接堆叠在衬底上的至少一个半导体管芯并且减小封装的尺寸和厚度的半导体器件。

7. 发明公开

KR1020110115812A 웨이퍼 레벨의 칩 적층형 패키지 및 그 제조 방법 有权
标题翻译：具有芯片堆叠结构的WAFER LEVEL PACKAGE及其制造方法
公开(公告)号：KR1020110115812A
公开(公告)日：2011-10-24
申请号：KR1020100035355
申请日：2010-04-16
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 정동진 , 김봉찬 , 김재윤
IPC分类号： H01L23/12
CPC分类号： H01L25/074 , H01L21/563 , H01L21/78 , H01L23/28 , H01L23/522
摘要： 본 발명은 웨이퍼 레벨의 칩 적층형 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 상부칩과 하부칩이 서로 통전 가능하게 적층된 상태에서 상부칩과 하부칩의 사이에 충진된 언더필 재료에 구리필러를 대체할 수 있는 재배선라인을 형성하여 패키지 제조 시간을 크게 단축시킬 수 있도록 한 웨이퍼 레벨의 칩 적층형 패키지 및 그 제조 방법에 관한 것이다.
즉, 본 발명은 종래의 구리필러를 대신하여, 상부칩과 하부칩의 사이 공간에 언더필 재료를 충진한 후, 언더필 재료의 사방 테두리 표면상에 상부칩의 본딩패드와 하부칩의 본딩패드를 연결하는 재배선라인을 형성함으로써, 구리필러의 배제에 따른 패키지 제조 공정수 및 제조 시간을 크게 단축시켜 생산성을 향상시킬 수 있도록 한 웨이퍼 레벨의 칩 적층형 패키지 및 그 제조 방법을 제공하고자 한 것이다.

8. 发明公开

KR1020110091056A 코팅된 솔더볼을 갖는 반도체 장치 有权
标题翻译：具有涂层焊球的SEMICONDUCTOR PAKAGE
公开(公告)号：KR1020110091056A
公开(公告)日：2011-08-11
申请号：KR1020100010684
申请日：2010-02-05
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 김인호 , 정동진 , 김재윤
IPC分类号： H01L23/12 , H01L21/60
CPC分类号： H01L2224/16225 , H01L2924/15311
摘要： PURPOSE: A semiconductor device having a coated solder ball is provided to maximize fine pitch between solder balls by arranging the solder balls as the state in which the solder balls contact each other and to improve the reliability of a package and the adhesive strength of a solder adhesive part by multiplying the connecting area of the solder balls. CONSTITUTION: A solder ball(30) which is an electrical input-output means between a conductive pad(22) of a motherboard(20) and a borland(14) formed on a substrate(12) of a semiconductor package is welded. An insulating material(32) capable of locally eliminating by a polar solvent material is coated on the surface of the solder ball. An adhesive material for welding the solder ball and the polar solvent material are spread on the conductive pad of the motherboard in which the semiconductor package is mounted and the borland of the substrate.
摘要翻译：目的：提供一种具有涂层焊球的半导体器件，通过将焊球布置为焊球彼此接触的状态并提高封装的可靠性和焊料的粘合强度，使焊球之间的细间距最大化通过将焊球的连接面积乘以粘合部分。构成：在半导体封装的基板（12）上形成的在母板（20）的导电焊盘（22）和硼化物（14）之间的电输入输出装置的焊球（30）被焊接。能够通过极性溶剂材料局部消除的绝缘材料（32）涂覆在焊球的表面上。用于焊接焊球和极性溶剂材料的粘合剂材料分散在其中安装半导体封装的母板的导电焊盘和衬底的硼化物上。

9. 发明公开

KR1020110029541A 전자파 차폐수단을 갖는 반도체 패키지 有权
标题翻译：用于屏蔽电磁波的半导体封装器件
公开(公告)号：KR1020110029541A
公开(公告)日：2011-03-23
申请号：KR1020090087255
申请日：2009-09-15
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 김병진 , 신민철 , 문한주 , 조성환 , 이태용 , 김재윤 , 이상웅 , 소광섭 , 김기정 , 현종해
IPC分类号： H01L23/58
CPC分类号： H01L23/552 , H01L24/73 , H01L25/0657 , H01L2224/13025 , H01L2224/16145 , H01L2224/16225 , H01L2224/48227 , H01L2224/73207 , H01L2224/73253 , H01L2224/73257 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06537 , H01L2225/06541 , H01L2924/01029 , H01L2924/181 , H01L2924/3025 , H01L2924/00
摘要： PURPOSE: A semiconductor package with an electromagnetic wave shielding unit is provided to connect an electromagnetic wave ground wire to each semiconductor chip and a conductive pattern for ground, thereby removing an electromagnetic wave from the semiconductor chip by ground. CONSTITUTION: A conductive pattern(11) for ground is formed along with an upper frame of a substrate(10). A plurality of semiconductor chips(12) is conductively laminated through a plurality of through silicon vias(19). An electromagnetic wave ground wire(20) removes an electromagnetic wave from a semiconductor chip by ground. A molding compound resin(30) insulates the semiconductor chip and the electromagnetic wave ground wire from the outside. A heater spreader emits heat generated in the semiconductor chip through the electromagnetic wave ground wire.
摘要翻译：目的：提供具有电磁波屏蔽单元的半导体封装件，用于将电磁波接地线连接到每个半导体芯片和用于接地的导电图案，从而通过地面去除半导体芯片的电磁波。构成：用于接地的导电图案（11）与衬底（10）的上框架一起形成。多个半导体芯片（12）通过多个穿通硅通孔（19）导电层压。电磁波接地线（20）通过地去除半导体芯片的电磁波。模塑复合树脂（30）将半导体芯片和电磁波接地线与外部绝缘。加热器撒布机通过电磁波接地线发射在半导体芯片中产生的热量。

10. 发明授权

KR100886100B1 반도체 패키지 및 그 제조 방법 有权
标题翻译：半导体封装及其制造方法
公开(公告)号：KR100886100B1
公开(公告)日：2009-02-27
申请号：KR1020070122401
申请日：2007-11-29
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 정윤하 , 김기정 , 김재윤
IPC分类号： H01L23/12 , H01L23/48
CPC分类号： H01L24/73 , H01L2224/16225 , H01L2224/32225 , H01L2224/45144 , H01L2224/48227 , H01L2224/73265 , H01L2225/1023 , H01L2225/1041 , H01L2225/1058 , H01L2225/107 , H01L2924/15311 , H01L2924/00012 , H01L2924/00
摘要： A semiconductor package and a manufacturing method thereof are provided to increase reliability about electric signal exchange by contacting a top semiconductor package with a bottom semiconductor package using a lead frame made of copper material. A semiconductor package includes a lead frame(300) made of copper material. The lead frame is separated to an independent terminal by grinding or sawing, and is mounted inside a first semiconductor package. A pad(306) of each lead(304) of the lead frame exposed outside is positioned on a top surface of the first semiconductor package. A second semiconductor package is laminated on the top surface of the lead frame.
摘要翻译：提供半导体封装及其制造方法以通过使用由铜材制成的引线框使顶部半导体封装与底部半导体封装接触来提高电信号交换的可靠性。半导体封装包括由铜材制成的引线框架（300）。引线框架通过研磨或锯切被分离成独立的端子，并且安装在第一半导体封装内。位于外部的引线框架的每个引线（304）的焊盘（306）位于第一半导体封装的顶表面上。第二半导体封装层叠在引线框架的顶表面上。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式