专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101664022B1 반도체 패키지 및 이의 제조 방법 有权
标题翻译：半导体封装及其制造方法
公开(公告)号：KR101664022B1
公开(公告)日：2016-10-24
申请号：KR1020150109344
申请日：2015-08-03
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 이승우 , 김병진 , 방원배 , 김기정
IPC分类号： H01L25/07 , H01L23/495 , H01L23/28
摘要： 본발명은반도체패키지및 이의제조방법에관한것으로서, 더욱상세하게는리드프레임을이용한반도체패키지의두께를줄여서기존대비로우프로파일(low profile)을실현시킬수 있도록한 반도체패키지및 이의제조방법에관한것이다. 즉, 본발명은라우터블몰디드리드프레임의수동소자가부착되는수동소자부착패드를반도체칩이부착되는범프패드에비하여낮게형성된구조로개선하여, 수동소자의부착높이를낮추어줄수 있도록함으로써, 시스템인 패키지의전체두께를줄여서기존대비로우프로파일(low profile) 구조를갖도록한 반도체패키지및 이의제조방법을제공하고자한 것이다.

2. 发明授权

KR101374145B1 반도체 패키지 및 그 제조 방법 有权
标题翻译：半导体封装及其制造方法
公开(公告)号：KR101374145B1
公开(公告)日：2014-03-19
申请号：KR1020120040673
申请日：2012-04-19
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 이경연 , 김병진 , 김기정
IPC分类号： H01L23/28
CPC分类号： H01L23/49541 , H01L21/4832 , H01L21/56 , H01L23/3107 , H01L23/495 , H01L24/48 , H01L24/73 , H01L24/81 , H01L24/83 , H01L24/85 , H01L29/0657 , H01L2224/05599 , H01L2224/16245 , H01L2224/32245 , H01L2224/45099 , H01L2224/48091 , H01L2224/48106 , H01L2224/48245 , H01L2224/48247 , H01L2224/73265 , H01L2224/81801 , H01L2224/838 , H01L2224/8385 , H01L2224/85439 , H01L2224/85455 , H01L2924/00014 , H01L2924/10155 , H01L2924/181 , H01L2924/00 , H01L2224/45015 , H01L2924/207 , H01L2924/00012
摘要： 본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 일체형 리드프레임을 이용하여 칩 스케일로 제조되는 tsCSP 타입의 반도체 패키지 및 그 제조 방법에 관한 것이다.
즉, 본 발명은 리드프레임을 독립단자로 만들어주는 단계를 반도체 칩 탑재 및 몰딩 공정 후에 진행함으로써, 공정간의 핸들링에 따른 외부력이 작용하여도 반도체 칩 등이 몰딩되어 봉지된 상태이므로 반도체 칩의 견고한 보호 상태를 유지할 수 있고, 워피지 현상의 영향을 최소화시킬 수 있는 반도체 패키지 및 그 제조 방법을 제공하고자 한 것이다.

3. 发明授权

KR101362395B1 리드프레임 제조 방법 有权
标题翻译：用于制作引线框架的方法
公开(公告)号：KR101362395B1
公开(公告)日：2014-02-13
申请号：KR1020120135459
申请日：2012-11-27
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 배재민 , 김병진 , 김기정
IPC分类号： H01L23/495
CPC分类号： H01L2224/48091 , H01L2224/48247 , H01L2924/00014
摘要： The present invention is to prevent the generation of a foreign material in the dimple of a lead frame. In a method for fabricating a lead frame, the dimple in the lead frame on a substrate where semiconductor packages are arranged is gap-filled with a filling material. A first sawing process is performed along a sawing line between the gap-filled lead frames filled with the filling material in the sawing process of the semiconductor package in order to partly remove the filling material gap-filled between the lead frames. The residual filling material gap-filled in the dimple of the lead frame are completely removed by a physical or chemical method. A second sawing process is performed along the sawing line between the frames to separate the semiconductor package. Therefore, the generation of the foreign material in the dimple of the lead frame can be prevented.
摘要翻译：本发明是为了防止在引线框架的凹坑中产生异物。在制造引线框架的方法中，布置有半导体封装的基板上的引线框架中的凹坑用填充材料填充。在半导体封装的锯切工艺中填充有填充材料的间隙填充引线框架之间的锯切线上进行第一锯切工艺，以便部分去除间隙填充在引线框架之间的填充材料。间隙填充在引线框的凹坑中的残留填充材料通过物理或化学方法被完全去除。沿着框架之间的锯线执行第二锯切工艺以分离半导体封装。因此，可以防止在引线框的凹坑中产生异物。

4. 发明授权

KR101332864B1 반도체 패키지 제조 방법 有权
标题翻译：制造半导体封装的方法
公开(公告)号：KR101332864B1
公开(公告)日：2013-11-22
申请号：KR1020110095086
申请日：2011-09-21
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 이경연 , 김병진 , 전형일 , 김기정
IPC分类号： H01L23/48 , H01L21/60
CPC分类号： H01L2224/48091 , H01L2224/73265 , H01L2924/00014
摘要： 본 발명은 반도체 패키지 제조 방법에 관한 것으로서, 더욱 상세하게는 원- 레이어 기판을 이용하여 칩 스케일로 제조되는 반도체 패키지의 공정수 절감을 도모할 수 있도록 한 반도체 패키지 제조 방법에 관한 것이다.
즉, 본 발명은 솔더볼을 기판의 볼랜드에 우선 융착시킨 다음, 솔더볼의 하단부를 필름 몰드하는 방식을 적용함으로써, 제조 공정수를 절감할 수 있고, 볼랜드 간의 간격을 보다 넓게 확보하여 디자인 자유도를 향상시킬 수 있으며, 솔더볼의 하단부가 필름 몰드에 의하여 락킹되어 솔더볼의 융착 상태를 견고하게 유지시킬 수 있도록 한 반도체 패키지 제조 방법을 제공하고자 한 것이다.

5. 发明授权

KR101301782B1 반도체 패키지 및 그 제조 방법 有权
标题翻译：半导体封装及其制造方法
公开(公告)号：KR101301782B1
公开(公告)日：2013-08-29
申请号：KR1020110028745
申请日：2011-03-30
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 소광섭 , 최호 , 김병진 , 임호정 , 정규익 , 김태기 , 이경연 , 김기정
IPC分类号： H01L23/34 , H01L23/28
CPC分类号： H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/48091 , H01L2224/48227 , H01L2224/48247 , H01L2224/73265 , H01L2224/92247 , H01L2924/15311 , H01L2924/00014 , H01L2924/00
摘要： 본 발명은 제조 공정 및 비용을 줄이고, 방열효과를 향상시킬 수 있는 반도체 패키지 및 그 제조 방법에 관한 것이다.
일례로, 회로 기판을 준비하는 회로 기판 준비 단계; 상기 회로 기판에 반도체 다이를 부착하는 반도체 다이 부착 단계; 상기 회로 기판과 반도체 다이를 도전성 와이어로 연결하는 와이어 본딩 단계; 상기 회로 기판 및 반도체 다이와 이격되도록 몰드 체이스에 방열판을 준비하는 방열판 준비 단계; 및 상기 회로 기판과 방열판 사이를 인캡슐란트로 몰드하는 몰딩 단계를 포함하는 반도체 패키지의 제조 방법을 개시한다.

6. 发明公开

KR1020130077939A 원 레이어 섭스트레이트를 갖는 반도체 패키지를 이용한 팬 아웃 타입 반도체 패키지 및 이의 제조 방법 有权
标题翻译：具有单层基板的半导体封装及其制造半导体封装及其制造方法
公开(公告)号：KR1020130077939A
公开(公告)日：2013-07-10
申请号：KR1020110146611
申请日：2011-12-30
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 김진한 , 김윤주 , 김기정
IPC分类号： H01L23/12 , H01L23/48
CPC分类号： H01L2224/48091 , H01L2224/73265 , H01L2924/00014
摘要： PURPOSE: A semiconductor package having a one-layer substrate, a fan-out semiconductor package, and a method for manufacturing the same are provided to secure high integration by stacking semiconductor chips up and down. CONSTITUTION: A one-layer substrate (10) is connected to a conductive wire (16). The bonding pad (22) of a semiconductor chip is connected to the conductive wire. The substrate is connected to the bonding pad. The substrate is electrically connected to an input-output circuit. The input-output circuit part is formed in a fan-out package.
摘要翻译：目的：提供具有单层基板，扇出半导体封装的半导体封装及其制造方法，以通过上下堆叠半导体芯片来确保高集成度。构成：单层基板（10）连接到导线（16）。半导体芯片的焊盘（22）与导线连接。衬底连接到焊盘。基板电连接到输入 - 输出电路。输入输出电路部分形成为扇出封装。

7. 发明授权

KR101248303B1 반도체 디바이스 및 그 제조 방법 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：KR101248303B1
公开(公告)日：2013-03-27
申请号：KR1020110050524
申请日：2011-05-27
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 이경연 , 김병진 , 전형일 , 김기정
IPC分类号： H01L23/48 , H01L21/60
CPC分类号： H01L2224/48091 , H01L2224/73265 , H01L2924/15311 , H01L2924/00014
摘要： 본 발명은 배선 패턴을 솔더 레지스트로 도포하여 제조 공정을 단축하고, 시간 및 비용을 절감할 수 있는 반도체 디바이스 및 그 제조 방법에 관한 것이다.
일례로, 제1면 및 상기 제1면의 반대면인 제2면을 갖는 솔더 레지스트층; 상기 솔더 레지스트층의 제1면에 부착된 반도체 다이; 상기 솔더 레지스트층의 내부에 형성된 배선 패턴; 및 상기 반도체 다이를 인캡슐레이션하는 인캡슐란트를 포함하고, 상기 배선 패턴은 상기 반도체 다이와 도전성 와이어로 연결되는 제 1 배선 패턴; 및 상기 반도체 다이가 안착되는 제 2 배선 패턴을 포함하는 반도체 디바이스를 개시한다.

8. 发明授权

KR101217308B1 반도체 디바이스용 리드 프레임 有权
标题翻译：半导体器件引线框架
公开(公告)号：KR101217308B1
公开(公告)日：2012-12-31
申请号：KR1020110050527
申请日：2011-05-27
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 김준수 , 박정수 , 김기정
IPC分类号： H01L23/495
CPC分类号： H01L23/49582 , H01L2924/0002 , H01L2924/00
摘要： 본발명은구리로형성되는베이스층과, 베이스층의상부에전면적으로형성되는스트라이크도금층또는자기조립단분자층을구비함으로써, 제조공정및 제조비용을줄이고불량률을줄이면서베이스층의산화를방지할수 있는반도체디바이스용리드프레임에관한것이다. 일례로, 다이패드와, 상기다이패드의사방에인접하게위치하는다수의리드들을포함하는반도체디바이스용리드프레임이구리로형성된베이스층; 및상기베이스층위에전면적으로형성된제 1 스트라이크도금층을포함한다.

9. 发明公开

KR1020120131986A 반도체 패키지 및 그 제조 방법 无效
标题翻译：半导体封装及其制造方法
公开(公告)号：KR1020120131986A
公开(公告)日：2012-12-05
申请号：KR1020110050525
申请日：2011-05-27
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 이경연 , 김병진 , 전형일 , 장성식 , 김기정
IPC分类号： H01L23/48 , H01L23/34
CPC分类号： H01L24/73 , H01L2224/32245 , H01L2224/48091 , H01L2224/48247 , H01L2224/48257 , H01L2224/73265 , H01L2224/92247 , H01L2924/181 , H01L2924/19107 , H01L2924/00014 , H01L2924/00012
摘要： PURPOSE: A semiconductor package and a manufacturing method thereof are provided to reduce processes and costs by not attaching or inserting an additional heat sink. CONSTITUTION: A plurality of leads(112) are arranged on the outer side of a die pad(111). A semiconductor die(120) is electrically connected to the lead. A conductive wire(130) electrically connects the semiconductor die to the lead. An encapsulant(140) encapsulates the die pad, the lead, the semiconductor die and the conductive wire. The die pad is thicker than the lead.
摘要翻译：目的：提供一种半导体封装及其制造方法，以通过不附加或插入额外的散热器来减少工艺和成本。构成：多个引线（112）布置在管芯焊盘（111）的外侧。半导体管芯（120）与引线电连接。导线（130）将半导体管芯与引线电连接。密封剂（140）封装管芯焊盘，引线，半导体管芯和导线。芯片焊盘比引线厚。

10. 发明公开

KR1020120131985A 반도체 디바이스 및 그 제조 방법 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020120131985A
公开(公告)日：2012-12-05
申请号：KR1020110050524
申请日：2011-05-27
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 이경연 , 김병진 , 전형일 , 김기정
IPC分类号： H01L23/48 , H01L21/60
CPC分类号： H01L2224/48091 , H01L2224/73265 , H01L2924/15311 , H01L2924/00014
摘要： PURPOSE: A semiconductor device and a manufacturing method thereof are provided to prevent the rotation and tilt of a semiconductor die by coating a wire pattern with solder resist and attaching the semiconductor die to a solder resist layer. CONSTITUTION: A solder resist layer(110) has a first surface and a second surface which is opposite to the first surface. A semiconductor die(140) is attached to the first surface of the solder resist layer. A wire pattern(120) is formed in the solder resist layer. The wire pattern includes a first wire pattern(121) and a second wire pattern(122). The first wire pattern is exposed to the first surface and the second surface of the solder resist layer. An encapsulant(160) encapsulates the semiconductor die.
摘要翻译：目的：提供一种半导体器件及其制造方法，以通过用阻焊剂涂覆线图案并将半导体管芯附着到阻焊层来防止半导体管芯的旋转和倾斜。构成：阻焊层（110）具有与第一表面相对的第一表面和第二表面。半导体管芯（140）附着到阻焊层的第一表面。在阻焊层中形成有线图案（120）。线图案包括第一线图案（121）和第二线图案（122）。第一线图案暴露于阻焊层的第一表面和第二表面。密封剂（160）封装半导体管芯。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式