专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2016058621A 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：JP2016058621A
公开(公告)日：2016-04-21
申请号：JP2014185307
申请日：2014-09-11
申请人：株式会社東芝
发明人：和田真 , 北村政幸 , 山崎雄一 , 梶田明広 , 磯林厚伸 , 斎藤達朗 , 石倉太志 , 坂田敦子 , 酒井忠司
IPC分类号： H01L21/768 , H01L23/532 , H01L21/285 , C01B31/02 , H01L21/3205
CPC分类号： H01L23/53276 , H01L21/76838 , H01L21/76876 , H01L2221/1089 , H01L2924/0002
摘要：【課題】良質のグラフェン膜を得ることが可能な半導体装置を提供する。【解決手段】実施形態に係る半導体装置は、第1の融点を有する第1の膜14と、第1の膜の上面上に設けられ、第1の融点よりも低い第2の融点を有し、グラフェンを成長させるための触媒として機能し、段差を規定する側面を有する第2の膜15と、第1の膜の上面上に設けられ、第2の膜の側面に接するグラフェン膜17とを備える。【選択図】図4
摘要翻译：要解决的问题：提供能够获得优质石墨烯膜的半导体器件。解决方案：根据实施例的半导体器件包括：具有第一熔点的第一膜14; 第二膜15，其设置在第一膜的上表面上，具有比第一熔点低的第二熔点，并且起到用于生长石墨烯的催化剂的作用，并且具有规定步骤的侧面; 以及设置在第一膜的上表面上并与第二膜的侧面接触的石墨烯膜17.选择的图：图4

2. 发明专利

JP2015045082A シリコン膜の成膜方法、薄膜の成膜方法および断面形状制御方法有权
标题翻译：硅膜沉积法，薄膜沉积法和交叉形状控制方法
公开(公告)号：JP2015045082A
公开(公告)日：2015-03-12
申请号：JP2014104835
申请日：2014-05-21
申请人：東京エレクトロン株式会社 , Tokyo Electron Ltd
发明人： HASEBE KAZUHIDE , TAKAHASHI KAZUYA , KOMORI KATSUHIKO , FURUSAWA SUMIKAZU , OKADA MITSUHIRO , HAYASHI HIROYUKI , KAKIMOTO AKINOBU
IPC分类号： C23C16/24 , H01L21/205
CPC分类号： C23C16/045 , C23C16/24 , H01L21/28556 , H01L21/32055 , H01L21/76876 , H01L21/76877 , H01L2221/1089
摘要：【課題】更なる薄膜化の要求に対しても対応可能であり、かつ、表面ラフネスの精度をも改善することが可能なシリコン膜の成膜方法を提供すること。【解決手段】被処理面上に、分子式中にシリコンを2つ以上含む高次アミノシラン系ガスを供給し、被処理面上にシリコンを吸着させてシード層を形成する工程(ステップ1)と、シード層上に、アミノ基を含まないシラン系ガスを供給し、シード層上にシリコンを堆積させてシリコン膜を形成する工程(ステップ2)と、を備え、ステップ1工程における処理温度を350℃以下室温(25℃)以上の範囲とする。【選択図】図1
摘要翻译：要解决的问题：提供一种能够应对较薄膜的要求并提高表面粗糙度精度的硅膜沉积方法。方法包括：提供高级氨基硅烷基的步骤（步骤1）在分子式中含有两个以上硅的气体，并且在处理面上吸附硅以形成种子层; 以及向种子层供给不含氨基的硅烷基气体的步骤（步骤2），并且在种子层上积聚硅以形成硅膜。步骤1中的加工温度为350℃以下且不低于室温（25℃）。

3. 发明专利

JP5421149B2 Method of manufacturing a laminated core 有权
公开(公告)号：JP5421149B2
公开(公告)日：2014-02-19
申请号：JP2010036377
申请日：2010-02-22
申请人：株式会社三井ハイテック
发明人：巌明神
IPC分类号： H02K15/02 , H02K1/18
CPC分类号： H01L21/02373 , H01L21/76846 , H01L21/76855 , H01L21/76858 , H01L21/76861 , H01L21/76876 , H01L23/53276 , H01L2221/1089 , H01L2924/0002 , H01L2924/00

4. 发明专利

JP5413563B2 Semiconductor device and a method of manufacturing the same 有权
公开(公告)号：JP5413563B2
公开(公告)日：2014-02-12
申请号：JP2008553131
申请日：2008-01-08
申请人：日本電気株式会社
发明人：政由田上 , 喜宏林 , 宗弘多田 , 貴弘小野寺 , 直也古武 , 誠植木 , 真理天野
IPC分类号： H01L21/3205 , H01L21/768 , H01L23/532
CPC分类号： H01L21/76843 , H01L21/2855 , H01L21/7684 , H01L21/76844 , H01L21/76846 , H01L21/76858 , H01L21/76873 , H01L23/53238 , H01L2221/1089 , H01L2924/0002 , H01L2924/00

6. 发明专利

JP2013524019A Seed layer deposition at the micro-scale structures in the 审中-公开
标题翻译：空值
公开(公告)号：JP2013524019A
公开(公告)日：2013-06-17
申请号：JP2013503793
申请日：2011-03-31
申请人：ティーイーエルネックス,インコーポレイテッド
发明人：エルグッドマン，ダニエル , キーグラー，アーサー , チウ，ヨハネス , リウ，ゼンキ
IPC分类号： C25D7/12 , H01L21/3205 , H01L21/768 , H01L23/522
CPC分类号： C25D7/123 , C25D17/001 , H01L21/2885 , H01L21/76873 , H01L21/76898 , H01L2221/1089
摘要：試料の実質的に平坦な表面に作製されるミクロスケールの穴構造の内面をコーティングする方法及びシステム。当該方法は、実質的に表面反応律速過程により堆積される実質的に均一なバリア金属コーティングを試料に供する工程を有する。前記試料は、該試料の平坦面上に厚い金属層のコーティングを有する。前記金属層のコーティングは、前記バリア金属コーティングと結合し、かつ、前記試料上に設けられるミクロスケールの構造が実質的に均一な電気伝導性を有するように設けられる。前記試料の周辺に電気伝導コーティングには、コンタクト型電流路が供される。前記試料は金属イオンの化学浴中に浸漬される。前記化学浴は、前記ミクロスケールの穴構造の内面に十分接触している。電位が、前記試料の周辺に印加されることで、一の工程で全表面に金属イオンが堆積される。
摘要翻译：一种用于涂覆微孔孔特征的内表面的方法和系统，其制造成工件的基本平坦的表面。该方法包括提供具有阻挡金属涂层的工件，所述阻挡金属涂层沿着工件的平坦表面和微孔特征的内表面基本上连续且均匀，其中所述阻挡金属涂层通过基本上表面反应限制的工艺。工件在工件的平坦表面上设置有锚固到阻挡金属涂层的厚金属层并且设置成为位于整个和跨过工件的微尺度特征提供基本上均匀的导电能力的涂层。在工件周边处的导电涂层上提供电接触路径。将工件浸入化学浴中，使所述化学浴完全接触微孔特征的内表面，所述化学浴含有适合于电沉积的金属离子。在工件的周边施加电势，使金属离子在工件的所有表面上电沉积，包括微孔孔特征的内表面到一个步骤中的预定的涂层。

8. 发明专利

JP4790155B2 Copper metal wiring method of forming a semiconductor element 有权
公开(公告)号：JP4790155B2
公开(公告)日：2011-10-12
申请号：JP2001172244
申请日：2001-06-07
申请人：株式会社ハイニックスセミコンダクターHynix Semiconductor Inc.
发明人：成奎表
IPC分类号： H01L21/3205 , H01L21/768 , C23C16/18 , H01L21/28 , H01L21/285 , H01L23/52
CPC分类号： H01L21/76862 , H01L21/76843 , H01L21/76876 , H01L21/76877 , H01L21/76879 , H01L2221/1089

10. 发明专利

JP2009231497A Semiconductor device and manufacturing method therefor 审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2009231497A
公开(公告)日：2009-10-08
申请号：JP2008074417
申请日：2008-03-21
申请人： Toshiba Corp , 株式会社東芝
发明人： KITAMURA MASAYUKI , WADA JUNICHI , MATSUYAMA HIDETO
IPC分类号： H01L21/768 , C23C16/14 , H01L21/28 , H01L21/3205 , H01L23/52 , H01L23/522
CPC分类号： H01L21/76843 , H01L21/28518 , H01L21/28556 , H01L21/76846 , H01L21/76856 , H01L21/76862 , H01L21/76864 , H01L21/76873 , H01L2221/1089
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device which suppresses the diffusion of a contact plug material into a substrate, and to provide a manufacturing method for the semiconductor device.
SOLUTION: The semiconductor device includes a Cu film 260 serving as a contact plug, electrically connected to a semiconductor substrate 200; a TiN film 242 of a columnar crystal structure located at least on the bottom-face side of the Cu film 260, in contact with the semiconductor substrate 200; a TiN amorphous film 244 located at least on the bottom-face side of the Cu film 260 in contact with the TiN film 242; a TiN film 246, which is located on the bottom-face side and the side face side of the Cu film 260, at least partially in contact with the amorphous film 244 and the Cu film 260, is made of the same material as the material of the TiN film 242, and has a columnar crystal structure, and an SiO
2 film 220 located on the side-face side of the Cu film 260.
COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：提供抑制接触插塞材料扩散到衬底中的半导体器件，并提供半导体器件的制造方法。解决方案：半导体器件包括电连接到半导体衬底200的用作接触插塞的Cu膜260; 至少位于Cu膜260的底面侧的与半导体衬底200接触的柱状晶体结构的TiN膜242; 至少位于与TiN膜242接触的Cu膜260的底面侧的TiN非晶膜244; 至少部分地与非晶膜244和Cu膜260接触的位于Cu膜260的底面侧和侧面侧的TiN膜246由与材料相同的材料制成的TiN膜242，并且具有柱状晶体结构和位于Cu膜260的侧面侧上的SiO 2 SB 2膜220.权利要求（C）2010，JPO和INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式