专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2022095693A1 UNIFORM VOLTAGE DROP IN ARRAYS OF MEMORY DEVICES 审中-公开
公开(公告)号：WO2022095693A1
公开(公告)日：2022-05-12
申请号：PCT/CN2021/124625
申请日：2021-10-19
申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION , IBM (CHINA) CO., LIMITED
发明人： OK, Injo , SEO, Soon-Cheon , REZNICEK, Alexander , KIM, Youngseok
IPC分类号： G11C16/02 , H01L27/115
摘要： Arrays of PCM devices and techniques for fabrication thereof having an integrated resistor formed during heater patterning for uniform voltage drop amongst the PCM devices are provided. A PCM device includes: at least one PCM cell including a phase change material disposed on a heater; and at least one resistor in series with the at least one PCM cell, wherein the at least one resistor includes a same combination of materials as the heater. A memory array and a method of forming a PCM device are also provided.

2. 发明申请

WO2020251625A1 THREE-DIMENSIONAL MEMORY DEVICE INCLUDING ELECTRICALLY CONDUCTIVE LAYERS WITH MOLYBDENUM-CONTAINING LINERS 审中-公开
公开(公告)号：WO2020251625A1
公开(公告)日：2020-12-17
申请号：PCT/US2019/068689
申请日：2019-12-27
申请人： SANDISK TECHNOLOGIES LLC
发明人： MUKAE, Yusuke , TAKEGUCHI, Naoki , YAMAGUCHI, Kensuke , MAKALA, Raghuveer S. , TERASAWA, Yujin
IPC分类号： H01L27/11524 , H01L27/11556 , H01L27/11582 , G11C16/02 , G11C11/16 , H01L27/1157 , H01L29/792 , H01L21/768 , H01L23/532
摘要： An alternating stack of insulating layers and sacrificial material layers is formed over a substrate. Memory stack structures are formed through the alternating stack. Each of the memory stack structures includes a memory film and a vertical semiconductor channel. Backside recesses are formed by removing the sacrificial material layers selective to the insulating layers and the memory stack structures. Electrically conductive layers are formed in the backside recesses. Each of the electrically conductive layers includes a molybdenum-containing conductive liner and a metal fill portion including a metal other than molybdenum.

3. 发明申请

WO2017022700A1 半導体記憶装置、及びその書込み方法审中-公开
标题翻译：半导体存储器件及其写入方法
公开(公告)号：WO2017022700A1
公开(公告)日：2017-02-09
申请号：PCT/JP2016/072463
申请日：2016-08-01
申请人：株式会社デンソー
发明人：甲斐　芳英
IPC分类号： G11C16/02 , G11C16/06
CPC分类号： G11C11/404 , G11C7/1096 , G11C11/4074 , G11C16/10 , G11C16/28 , G11C16/3454 , G11C2013/0076
摘要：半導体記憶装置は、制御電極（１２２）と、浮遊電極（１２３）と、ソース（１２４）と、ドレイン（１２５）と、を有するメモリセル（１２１）と、制御電極とドレインを接続するスイッチ（３０）と、ソースに所定電圧を印加するソースドライバ（１４）と、ソースに所定電流を供給する電流源（２０）と、ドレインに所定電圧を印加するドレインドライバ（１６）と、制御電極とソース間に生じる電圧を測定する電圧測定回路（２２）と、制御電極に所定電圧を印加する制御電極ドライバ（１８）と、を有する。メモリセルの書込み時に、電圧測定回路は、スイッチがオンされた状態で電流源からメモリセルに所定電流が流れた時に制御電極とソース間に生じる電圧を測定し、制御電極ドライバは、測定された電圧に基づいて制御された電圧を制御電極に印加する。
摘要翻译：该半导体存储装置包括：包括控制电极（122），浮动电极（123），源极（124）和漏极（125）的存储单元（121）用于连接控制电极和漏极的开关（30）; 用于向源提供规定电压的源极驱动器（14）; 用于向源提供规定电流的电流源（20）; 漏极驱动器（16），用于向所述漏极施加规定的电压; 电压测量电路（22），用于测量控制电极和源极之间产生的电压; 以及用于向控制电极施加规定电压的控制电极驱动器（18）。当将数据写入存储单元时，电压测量电路在开关导通的状态下，当规定的电流从电流源流向存储单元时，测量控制电极与源极之间产生的电压，并在此基础上的测量电压，控制电极驱动器将受控电压施加到控制电极。

4. 发明申请

WO2016172636A1 Dual Function Hybrid Memory Cell 审中-公开
标题翻译：双功能混合存储单元
公开(公告)号：WO2016172636A1
公开(公告)日：2016-10-27
申请号：PCT/US2016/029059
申请日：2016-04-22
申请人： NEO SEMICONDUCTOR, INC.
发明人： HSU, Fu-Chang
IPC分类号： H01L29/792 , H01L21/28 , G11C11/56 , G11C16/02
CPC分类号： G11C16/0475 , G11C7/1015 , G11C11/401 , G11C16/0466 , G11C16/10 , G11C2211/4016 , H01L21/28282 , H01L27/1211 , H01L29/4234 , H01L29/66833 , H01L29/785 , H01L29/792
摘要： A dual function hybrid memory cell is disclosed. In one aspect, the memory cell includes a substrate, a bottom charge-trapping region formed on the substrate, a top charge-trapping region formed on the bottom charge-trapping region, and a gate layer formed on the top charge trapping region. In another aspect, a method for programming a memory cell having a substrate, a bottom charge-trapping layer, a top charge-trapping layer, and a gate layer is disclosed. The method includes biasing a channel region of the substrate, applying a first voltage differential between the gate layer and the channel region, injecting charge into the bottom charge-trapping layer from the channel region based on the first voltage differential. The method also includes applying a second voltage differential between the gate layer and the channel region and injecting charge from the bottom charge-trapping layer into the top charge-trapping layer based on the second voltage differential.
摘要翻译：公开了一种双功能混合存储器单元。一方面，存储单元包括基板，形成在基板上的底部电荷俘获区域，形成在底部电荷俘获区域上的顶部电荷俘获区域和形成在顶部电荷俘获区域上的栅极层。另一方面，公开了一种用于编程具有衬底，底部电荷俘获层，顶部电荷俘获层和栅极层的存储器单元的方法。该方法包括偏置衬底的沟道区域，在栅极层和沟道区域之间施加第一电压差，基于第一电压差将电荷从沟道区域注入底部电荷俘获层。该方法还包括在栅极层和沟道区域之间施加第二电压差，并且基于第二电压差将电荷从底部电荷俘获层注入顶部电荷俘获层。

5. 发明申请

WO2016067895A1 アンチヒューズメモリおよび半導体記憶装置审中-公开
标题翻译：防静电存储器和半导体存储器件
公开(公告)号：WO2016067895A1
公开(公告)日：2016-05-06
申请号：PCT/JP2015/078732
申请日：2015-10-09
申请人：株式会社フローディア
发明人：谷口　泰弘 , 葛西　秀男 , 川嶋　泰彦 , 櫻井　良多郎 , 品川　裕 , 奥山　幸祐
IPC分类号： H01L27/10 , G11C16/02 , G11C16/06 , G11C17/06
CPC分类号： H01L27/11206 , G11C17/06 , G11C17/16 , G11C17/18 , H01L23/5252 , H01L23/5256 , H01L27/0629 , H01L27/10805 , H01L27/11502 , H01L27/11585
摘要：　アンチヒューズメモリ（2b）では、従来のような制御回路を用いずに、メモリゲート電極（G）およびワード線（WL1）の電圧値によって、メモリゲート電極（G）からワード線（WL1）への電圧印加が逆方向バイアスの電圧となるような半導体接合構造の整流素子（3）を設け、当該整流素子（3）によってメモリゲート電極（G）からワード線（WL1）への電圧印加を遮断するようにしたことから、従来のようなメモリキャパシタへの電圧印加を選択的に行うスイッチトランジスタや、スイッチトランジスタにオンオフ動作を行わせるためのスイッチ制御回路が不要になり、その分、小型化を図り得るアンチヒューズメモリおよび半導体記憶装置を提案する。
摘要翻译：反熔丝存储器（2b）设置有整流元件（3），该整流元件（3）具有半导体结结构，其被配置为使得存储栅电极（G）和字线（WL1）的电压值引起施加到字线 WL1）从存储栅电极（G）转换为反向偏置电压，所述反熔丝存储器（2b）被配置为使得从存储栅电极（G）施加到字线（WL1）的电压被切断，整流元件（3）。结果，反熔丝存储器（2b）不使用传统的控制电路，并且不需要用于选择性地向常规存储电容器施加电压的开关晶体管或用于执行开关晶体管的导通截止操作的开关控制电路，从而可以相应地减小反熔丝存储器（2b）的尺寸。还提供了一种半导体存储装置。

6. 发明申请

WO2016050170A1 阻变随机存储器的存储阵列编程方法和装置审中-公开
公开(公告)号：WO2016050170A1
公开(公告)日：2016-04-07
申请号：PCT/CN2015/090690
申请日：2015-09-25
申请人：山东华芯半导体有限公司
发明人：韩小炜
IPC分类号： G11C16/02 , G11C16/06
CPC分类号： G11C13/0069 , G11C13/0035 , G11C13/004 , G11C13/0064 , G11C13/0097 , G11C2013/0076 , G11C2213/79 , G11C2213/82
摘要：一种用于阻变随机存储器的存储阵列编程方法和装置。该阻变随机存储器包括一个存储阵列，该存储阵列包括将要写入数据的一组存储单元。所述编程方法包括：读取该组存储单元的当前存储数据，将当前存储数据与要写入的数据逐位进行比较，判断当前存储数据与要写入的数据是否一致，并根据判断的结果，产生写数据状态；判断写数据状态，通过置位操作或复位操作将要写入的数据仅写入当前存储数据与要写入的数据不一致的存储单元；检验置位操作或复位操作中是否有未写成功的存储单元，如果有，就重复上述步骤，直到写入结束。该编程方法可以避免重复写入，不仅减少对单元自身的写打扰，提高单元持久力，而且可以降低写功耗。

7. 发明申请

WO2016041393A1 电阻型随机读取存储器及其写操作方法审中-公开
公开(公告)号：WO2016041393A1
公开(公告)日：2016-03-24
申请号：PCT/CN2015/081328
申请日：2015-06-12
申请人：复旦大学
发明人：林殷茵 , 杨建国
IPC分类号： G11C16/02
CPC分类号： G11C13/0069 , G11C13/0007 , G11C13/0064 , G11C2013/0066 , G11C2013/0073 , G11C2013/0078 , G11C2013/0083 , G11C2013/0092
摘要：一种电阻型随机读取存储器及其写操作方法，属于电阻型随机读取存储器技术领域。该电阻型随机读取存储器及和写操作方法中，在预操作信号的偏置下监测开始由高阻态/低阻态向低阻态/高阻态转换的发生与否，来控制转换操作信号的变化，从而进行置位/复位操作。该写操作方法能提高该电阻型随机读取存储器的存储性能。

8. 发明申请

WO2016024355A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2016024355A1
公开(公告)日：2016-02-18
申请号：PCT/JP2014/071429
申请日：2014-08-14
申请人：ルネサスエレクトロニクス株式会社
发明人：樫原　洋次
IPC分类号： G11C16/04 , G11C16/02 , G11C16/06
CPC分类号： G11C16/24 , G11C16/0425 , G11C16/0433 , G11C16/08 , G11C16/14 , G11C16/3427
摘要：　半導体装置は、複数のスプリット型メモリセル（２５０Ｌ）を含む第１のメモリマット（１Ｌ）と、複数のスプリット型メモリセル（２５０Ｒ）を含む第２のメモリマット（１Ｒ）と、スプリット型メモリセル（１００Ｌ）のコントロールゲート（ＣＧ）に接続される第１のコントロールゲート線（ＣＧＬ）と、スプリット型メモリセル（１００Ｒ）のコントロールゲート（ＣＧ）に接続される第２のコントロールゲート線（ＣＧＲ）とを備える。半導体装置は、さらに、スプリット型メモリセル（１００Ｌ）のメモリゲート（ＭＧ）に接続される第１のメモリゲート線（ＭＧＬ）と、スプリット型メモリセル（１００Ｒ）のメモリゲート（ＭＧ）に接続される第２のメモリゲート線（ＭＧＲ）とを備える。
摘要翻译：一种半导体器件，包括包括多个分离式存储单元（250L）的第一存储器垫（1L）; 包括多个分离型存储单元（250R）的第二存储器垫（1R）; 连接到分离式存储单元（100L）的控制栅极（CG）的第一控制栅极线（CGL）; 以及连接到分离式存储单元（100R）的控制栅极（CG）的第二控制栅极线（CGR）。半导体器件还包括连接到分离式存储单元（100L）的存储器栅极（MG）的第一存储器栅极线（MGL）; 以及连接到分离式存储单元（100R）的存储器栅极（MG）的第二存储器栅极线（MGR）。

9. 发明申请

WO2016018299A1 SPLIT MEMORY BANK 审中-公开
标题翻译：分行存储银行
公开(公告)号：WO2016018299A1
公开(公告)日：2016-02-04
申请号：PCT/US2014/048873
申请日：2014-07-30
申请人： HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P.
发明人： NG, Boon Bing , WIN, Thida Ma , GE, Ning , RANDO, Jose Jehrome
IPC分类号： G11C16/02 , G11C16/06
CPC分类号： G11C16/06 , B41J2/17546 , G11C8/12 , G11C16/08 , G11C19/00 , G11C19/28
摘要： A split memory bank may comprise a number of memory matrices forming a memory bank and a shift register in which the shift register physically separates the matrices. An integrated circuit may comprise a number of shift registers and a plurality of memory matrices forming a memory bank in which the matrices are spatially separated by the shift register. An integrated printhead may comprise a number of memory banks each comprising a plurality of memory matrices and a number of shift registers in which each shift register spatially separates a number of the matrices.
摘要翻译：分离存储器组可以包括形成存储体的多个存储器矩阵和移位寄存器，其中移位寄存器物理地分离矩阵。集成电路可以包括多个移位寄存器和形成存储器组的多个存储器矩阵，其中矩阵由移位寄存器在空间上分开。集成打印头可以包括多个存储器组，每个存储器组包括多个存储器矩阵和多个移位寄存器，其中每个移位寄存器在空间上分离多个矩阵。

10. 发明申请

WO2016011638A1 相变存储器的数据存储方法及控制装置审中-公开
公开(公告)号：WO2016011638A1
公开(公告)日：2016-01-28
申请号：PCT/CN2014/082918
申请日：2014-07-24
申请人：华为技术有限公司
发明人：李震 , 何强 , 缪向水 , 徐荣刚 , 赵俊峰 , 韦竹林
IPC分类号： G11C16/02 , G11C11/56
CPC分类号： G11C13/0069 , G11C7/02 , G11C11/5678 , G11C13/0033 , G11C13/0097 , G11C2013/0092
摘要：一种相变存储器的数据存储方法及控制装置。该方法包括：获取待存储数据，该待存储数据为多位数据（S101）；根据该待存储数据，产生擦脉冲信号和写脉冲信号，该写脉冲信号为包括至少两个连续脉冲的信号，该至少两个连续脉冲的间隔相同，且该至少两个连续脉冲的间隔为根据该待存储数据而确定的值（S102）；将该擦脉冲信号施加至该相变存储器的存储单元使该存储单元变为晶态（S103）；将该写脉冲信号施加至该存储单元使该存储单元变为第一电阻值的非晶态，以通过该存储单元的第一电阻值的非晶态表征所述待存储数据（S104）。可解决多值存储时的热串扰问题。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式