专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2016121152A1 酸化物半導体膜および半導体デバイス审中-公开
标题翻译：氧化物半导体膜和半导体器件
公开(公告)号：WO2016121152A1
公开(公告)日：2016-08-04
申请号：PCT/JP2015/073478
申请日：2015-08-21
申请人：住友電気工業株式会社
发明人：宮永　美紀 , 綿谷　研一 , 粟田　英章
IPC分类号： H01L29/786 , C01G41/00 , C23C14/08 , H01L21/336 , H01L21/363
CPC分类号： H01L29/7869 , C01G41/00 , C01G41/006 , C01P2006/40 , C23C14/08 , C23C14/083 , C23C14/086 , C23C14/34 , H01L21/02554 , H01L21/02565 , H01L21/02631 , H01L21/467 , H01L21/477 , H01L29/24 , H01L29/263 , H01L29/786
摘要：　ナノ結晶酸化物またはアモルファス酸化物で構成される酸化物半導体膜であって、インジウム、タングステンおよび亜鉛を含有し、酸化物半導体膜中のインジウム、タングステンおよび亜鉛の合計に対するタングステンの含有率が０．５原子％より大きく、５原子％以下であり、電気抵抗率が１０ -1 Ωｃｍ以上である酸化物半導体膜（１４）、並びにこれを含む半導体デバイス（１０）が提供される。
摘要翻译：提供：由纳米晶体氧化物或无定形氧化物构成的含有铟，钨和锌的氧化物半导体膜（14），使得钨含量相对于氧化物半导体中的铟，钨和锌的总含量膜的电阻率为10〜1Ωcm以上，超过0.5原子％，5原子％以下。和包含该氧化物半导体膜的半导体器件（10）。

2. 发明申请

WO2014061762A1 SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME 审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2014061762A1
公开(公告)日：2014-04-24
申请号：PCT/JP2013/078251
申请日：2013-10-10
申请人： SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
发明人： YAMAZAKI, Shunpei , SUZAWA, Hideomi
IPC分类号： H01L29/786 , G02F1/1368 , H01L21/336 , H01L51/50
CPC分类号： H01L29/66969 , H01L21/02554 , H01L21/02565 , H01L21/0262 , H01L21/02631 , H01L21/467 , H01L21/477 , H01L29/247 , H01L29/263 , H01L29/78693 , H01L29/78696
摘要： A semiconductor device formed using an oxide semiconductor layer and having small electrical characteristic variation is provided. A highly reliable semiconductor device including an oxide semiconductor layer and exhibiting stable electric characteristics is provided. Further, a mthod for manufacturing the semiconductor device is provided. In the semiconductor device, an oxide semiconductor layer is used for a channel formation region, a multilayer film which includes an oxide layer in which the oxide semiconductor layer is wrapped is provided, and an edge of the multilayer film has a curvature in a cross section.
摘要翻译：提供了使用氧化物半导体层形成且具有小的电特性变化的半导体器件。提供了包括氧化物半导体层并且表现出稳定的电特性的高度可靠的半导体器件。此外，提供了用于制造半导体器件的正面。在半导体装置中，使用氧化物半导体层作为沟道形成区域，设置包含氧化物半导体层被包覆的氧化物层的多层膜，多层膜的边缘在截面上具有曲率。

3. 发明申请

WO2013190992A1 薄膜トランジスタの製造方法审中-公开
标题翻译：制造薄膜晶体管的方法
公开(公告)号：WO2013190992A1
公开(公告)日：2013-12-27
申请号：PCT/JP2013/065489
申请日：2013-06-04
申请人：富士フイルム株式会社
发明人：小野　雅司 , 高田　真宏 , 井手上　敏也 , 田中　淳 , 鈴木　真之
IPC分类号： H01L29/786 , G01T7/00 , G02F1/1368 , G09F9/30 , H01L21/336 , H01L27/144 , H01L27/146
CPC分类号： H01L21/02628 , G01N23/04 , G01T1/24 , H01L21/02381 , H01L21/02422 , H01L21/02472 , H01L21/02483 , H01L21/02488 , H01L21/02554 , H01L21/02565 , H01L21/02592 , H01L27/1225 , H01L27/1292 , H01L27/14632 , H01L27/14676 , H01L29/263 , H01L29/66969 , H01L29/7869 , H01L29/78693 , H01L29/78696 , H01L31/032
摘要：　本発明は、液相法により透明アモルファス酸化物半導体層を形成し、比較的低温でのアニール処理にて高い移動度を示す薄膜トランジスタの製造方法、並びにそれにより製造された薄膜トランジスタを提供することを目的とする。　本発明の薄膜トランジスタの製造方法は、ゲート電極を形成する工程と、前記ゲート電極に接するゲート絶縁膜を形成する工程と、Ｉｎ（ａ）Ｇａ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）（ａ≧０，ｂ≧０，ｃ≧０，ａ＋ｂ＋ｃ＝１，ｄ＞０）で表され、ｂ≦１／３、かつ、ｂ≧－１０ａ／７＋１を満たす第１の領域、及び、Ｉｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）（ｅ≧０，ｆ≧０，ｇ≧０，ｅ＋ｆ＞０，ｈ＞０）で表され、前記ゲート電極に対して前記第１の領域よりも遠くに位置する第２の領域を有し、前記ゲート絶縁膜を介して前記ゲート電極に対向配置されている酸化物半導体層を液相法によって形成する工程と、を含む。
摘要翻译：本发明的目的是提供一种通过液相法形成透明非晶氧化物半导体层并在较低温度进行退火处理来制造具有高迁移率的薄膜晶体管的方法; 以及通过该方法制造的薄膜晶体管。根据本发明的制造薄膜晶体管的方法包括：形成栅电极的步骤; 形成与栅电极接触的栅极绝缘膜的工序; 以及通过液相法形成氧化物半导体层的步骤，所述氧化物半导体层被布置成与栅电极相对，栅极绝缘膜在其间并且具有由In（a）Ga（b）Zn （c）O（d）（其中a> = 0，b> = 0，c> = 0，a + b + c = 1和d> 0），并满足b <= 1/3且b> = -10a （e）Ga（f）Zn（g）O（h）（其中e> = 0，f> = 0，g> = 0，e + f> 0）表示的第二区域和h> 0）并且比栅极电极远离第一区域。

4. 发明申请

WO2012094537A3 MULTI-NARY GROUP IB AND VIA BASED SEMICONDUCTOR 审中-公开
标题翻译：第IBI组和第二代半导体
公开(公告)号：WO2012094537A3
公开(公告)日：2012-10-26
申请号：PCT/US2012020385
申请日：2012-01-05
申请人： JACKREL DAVID B , DICKEY KATHERINE , POLLACK KRISTIN , WOODRUFF JACOB , STONE PETER , BROWN GREGORY
发明人： JACKREL DAVID B , DICKEY KATHERINE , POLLACK KRISTIN , WOODRUFF JACOB , STONE PETER , BROWN GREGORY
IPC分类号： H01L31/0749 , H01L31/042 , H01L31/18
CPC分类号： H01L21/268 , H01L29/263 , H01L31/022466 , H01L31/0322 , H01L31/03923 , H01L31/03928 , H01L31/0749 , Y02E10/541 , Y02P70/521
摘要： Methods and devices are provided for forming multi-nary semiconductor. In one embodiment, a method is provided comprising of depositing a precursor material onto a substrate, wherein the precursor material may include or may be used with an additive to minimize concentration of group IIIA material such as Ga in the back portion of the final semiconductor layer. The additive may be a non-copper Group IB additive in elemental or form. Some embodiments may use both selenium and sulfur, forming a senary or higher semiconductor alloy.
摘要翻译：提供用于形成多元半导体的方法和装置。在一个实施例中，提供了一种方法，其包括将前体材料沉积到基底上，其中前体材料可以包含或可以与添加剂一起使用以使最终半导体层的后部中的IIIA族材料（例如Ga）的浓度最小化。添加剂可以是元素或形式的非铜IB族添加剂。一些实施方案可以同时使用硒和硫，形成一个或多个半导体合金。

5. 发明申请

WO2014063376A1 一种主动矩阵式平面显示装置、薄膜晶体管及其制作方法审中-公开
公开(公告)号：WO2014063376A1
公开(公告)日：2014-05-01
申请号：PCT/CN2012/083735
申请日：2012-10-30
申请人：深圳市华星光电技术有限公司
发明人：江政隆 , 陈柏林
IPC分类号： H01L29/786
CPC分类号： H01L29/78669 , H01L27/1225 , H01L29/263 , H01L29/66765 , H01L29/7869
摘要：公开了一种主动矩阵式平面显示装置、薄膜晶体管及其制作方法。该制作方法包括：S2：在栅极（101）上设置第一绝缘层（102）；S3：在第一绝缘层（102）上依次层叠设置氧化物半导体层（103）和缓冲层（10）；S4：在氧化物半导体层（103）和缓冲层（104）上设置源极（105）和漏极（106）；S5：对与源极（105）和漏极（106）未直接接触的缓冲层（104）进行含氧气氛的电浆处理或热处理，使与源极（105）和漏极（106）未直接接触的缓冲层（141）的含氧量高于与源极（105）和漏极（106）直接接触的缓冲层（142）的含氧量。通过以上方式，该制造方法可防止后续的制程对氧化物半导体层的损坏，从而保证薄膜晶体管的稳定性，并保证主动矩阵式平面显示装置的显示品质。

6. 发明申请

WO2011132590A1 METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE 审中-公开
标题翻译：制造半导体器件的方法
公开(公告)号：WO2011132590A1
公开(公告)日：2011-10-27
申请号：PCT/JP2011/059224
申请日：2011-04-07
申请人： SEMICONDUCTOR ENERGY LABORATORY CO., LTD. , YAMAZAKI, Shunpei
发明人： YAMAZAKI, Shunpei
IPC分类号： H01L29/786 , H01L21/336
CPC分类号： H01L29/263 , H01L21/383 , H01L21/477 , H01L27/1225 , H01L29/4908 , H01L29/66969 , H01L29/78 , H01L29/78603 , H01L29/7869
摘要： One object of one embodiment of the present invention is to provide a highly reliable semiconductor device including an oxide semiconductor, which has stable electrical characteristics. In a method for manufacturing a semiconductor device, a first insulating film is formed; source and drain electrodes and an oxide semiconductor film electrically connected to the source and drain electrodes are formed over the first insulating film; heat treatment is performed on the oxide semiconductor film so that a hydrogen atom in the oxide semiconductor film is removed; oxygen doping treatment is performed on the oxide semiconductor film, so that an oxygen atom is supplied into the oxide semiconductor film; a second insulating film is formed over the oxide semiconductor film; and a gate electrode is formed over the second insulating film so as to overlap with the oxide semiconductor film.
摘要翻译：本发明的一个实施例的一个目的是提供一种具有稳定电特性的包括氧化物半导体的高度可靠的半导体器件。在制造半导体器件的方法中，形成第一绝缘膜; 在所述第一绝缘膜上形成源极和漏极以及电连接到所述源极和漏极的氧化物半导体膜; 对氧化物半导体膜进行热处理，去除氧化物半导体膜中的氢原子; 对氧化物半导体膜进行氧掺杂处理，从而将氧原子供给到氧化物半导体膜中; 在氧化物半导体膜上形成第二绝缘膜; 并且在第二绝缘膜上形成栅电极以与氧化物半导体膜重叠。

7. 发明申请

WO2009081885A1 酸化物半導体電界効果型トランジスタ及びその製造方法审中-公开
标题翻译：氧化物半导体场效应晶体管及其制造方法
公开(公告)号：WO2009081885A1
公开(公告)日：2009-07-02
申请号：PCT/JP2008/073252
申请日：2008-12-19
申请人：出光興産株式会社 , 矢野公規 , 川嶋浩和 , 井上一吉 , 笘井重和 , 笠見雅司
发明人：矢野公規 , 川嶋浩和 , 井上一吉 , 笘井重和 , 笠見雅司
IPC分类号： H01L29/786
CPC分类号： H01L29/263 , C23C14/086 , H01L29/7869
摘要：　Ｉｎ元素及びＺｎ元素と、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｎｂ、Ａｌ、Ｂ、Ｓｃ、Ｙ及びランタノイド類からなる群より選択される１以上の元素Ｘを、下記（１）～（３）の原子比で含む複合酸化物からなる半導体層を有する電界効果型トランジスタ。　　　　Ｉｎ／（Ｉｎ＋Ｚｎ）＝０．２～０．８　　　（１）　　　　Ｉｎ／（Ｉｎ＋Ｘ）＝０．２９～０．９９　　（２）　　　　Ｚｎ／（Ｘ＋Ｚｎ）＝０．２９～０．９９　　（３）
摘要翻译：公开了具有半导体层的场效应晶体管，该半导体层由含有元素In，元素Zn的复合氧化物和选自Zr，Hf，Ge，Si，Ti，Mn，W中的一种或多种元素X组成， Mo，V，Cu，Ni，Co，Fe，Cr，Nb，Al，B，Sc，Y和镧系元素，原子比（1） - （3）。 In /（In + Zn）= 0.2-0.8（1）In /（In + X）= 0.29-0.99（2）Zn /（X + Zn）= 0.29-0.99（3）

8. 发明申请

WO2012094537A2 MULTI-NARY GROUP IB AND VIA BASED SEMICONDUCTOR 审中-公开
标题翻译：多元组IB和威盛半导体
公开(公告)号：WO2012094537A2
公开(公告)日：2012-07-12
申请号：PCT/US2012/020385
申请日：2012-01-05
申请人： JACKREL, David, B. , DICKEY, Katherine , POLLACK, Kristin , WOODRUFF, Jacob , STONE, Peter , BROWN, Gregory
发明人： JACKREL, David, B. , DICKEY, Katherine , POLLACK, Kristin , WOODRUFF, Jacob , STONE, Peter , BROWN, Gregory
IPC分类号： H01L31/0749 , H01L31/042 , H01L31/18
CPC分类号： H01L21/268 , H01L29/263 , H01L31/022466 , H01L31/0322 , H01L31/03923 , H01L31/03928 , H01L31/0749 , Y02E10/541 , Y02P70/521
摘要： Methods and devices are provided for forming multi-nary semiconductor. In one embodiment, a method is provided comprising of depositing a precursor material onto a substrate, wherein the precursor material may include or may be used with an additive to minimize concentration of group IIIA material such as Ga in the back portion of the final semiconductor layer. The additive may be a non-copper Group IB additive in elemental or form. Some embodiments may use both selenium and sulfur, forming a senary or higher semiconductor alloy.
摘要翻译：提供了用于形成多元半导体的方法和器件。在一个实施例中，提供了一种方法，包括将前体材料沉积到衬底上，其中前体材料可以包括或可以与添加剂一起使用，以最小化最终半导体层的背部中的IIIA族材料例如Ga的浓度。添加剂可以是元素或形式的非铜族IB族添加剂。一些实施例可以同时使用硒和硫，形成半透明或更高半导体合金。

9. 发明申请

WO2011065243A1 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF 审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2011065243A1
公开(公告)日：2011-06-03
申请号：PCT/JP2010/070246
申请日：2010-11-08
申请人： SEMICONDUCTOR ENERGY LABORATORY CO., LTD. , YAMAZAKI, Shunpei
发明人： YAMAZAKI, Shunpei
IPC分类号： H01L29/786 , H01L21/20 , H01L21/336
CPC分类号： H01L29/7869 , H01L21/02554 , H01L21/02565 , H01L21/02631 , H01L29/04 , H01L29/045 , H01L29/2206 , H01L29/221 , H01L29/24 , H01L29/263 , H01L29/42356 , H01L29/45 , H01L29/4908 , H01L29/66969 , H01L29/78693 , H01L29/78696
摘要： An embodiment is a semiconductor device which includes a first oxide semiconductor layer over a substrate having an insulating surface and including a crystalline region formed by growth from a surface of the first oxide semiconductor layer toward an inside; a second oxide semiconductor layer over the first oxide semiconductor layer; a source electrode layer and a drain electrode layer which are in contact with the second oxide semiconductor layer; a gate insulating layer covering the second oxide semiconductor layer, the source electrode layer, and the drain electrode layer; and a gate electrode layer over the gate insulating layer and in a region overlapping with the second oxide semiconductor layer. The second oxide semiconductor layer is a layer including a crystal formed by growth from the crystalline region.
摘要翻译：一个实施例是一种半导体器件，其包括在具有绝缘表面的衬底上的第一氧化物半导体层，并且包括通过从第一氧化物半导体层的表面向内部生长而形成的结晶区域; 在所述第一氧化物半导体层上的第二氧化物半导体层; 与第二氧化物半导体层接触的源电极层和漏电极层; 覆盖所述第二氧化物半导体层的栅极绝缘层，所述源极电极层和所述漏极电极层; 以及栅极绝缘层上方的栅极电极层和与第二氧化物半导体层重叠的区域。第二氧化物半导体层是包含从结晶区域生长形成的晶体的层。

10. 发明申请

WO2011055660A1 SEMICONDUCTOR DEVICE 审中-公开
标题翻译：半导体器件
公开(公告)号：WO2011055660A1
公开(公告)日：2011-05-12
申请号：PCT/JP2010/069017
申请日：2010-10-20
申请人： SEMICONDUCTOR ENERGY LABORATORY CO., LTD. , YAMAZAKI, Shunpei , KOYAMA, Jun , KATO, Kiyoshi
发明人： YAMAZAKI, Shunpei , KOYAMA, Jun , KATO, Kiyoshi
IPC分类号： H01L27/10 , G11C11/405 , H01L21/8242 , H01L21/8247 , H01L27/108 , H01L27/115 , H01L29/786 , H01L29/788 , H01L29/792
CPC分类号： H01L27/1052 , G11C5/06 , G11C7/12 , G11C11/404 , G11C11/405 , G11C11/565 , G11C16/0408 , G11C16/10 , G11C2211/4016 , H01L21/02554 , H01L21/02565 , H01L21/8221 , H01L27/0688 , H01L27/105 , H01L27/108 , H01L27/11521 , H01L27/11551 , H01L27/1156 , H01L27/1203 , H01L27/1207 , H01L27/1225 , H01L29/263 , H01L29/7869
摘要： Disclosed is a semiconductor device functioning as a multivalued memory device including: memory cells connected in series; a driver circuit selecting a memory cell and driving a second signal line and a word line; a driver circuit selecting any of writing potentials and outputting it to a first signal line; a reading circuit comparing a potential of a bit line and a reference potential; and a potential generating circuit generating the writing potential and the reference potential. One of the memory cells includes: a first transistor connected to the bit line and a source line; a second transistor connected to the first and second signal line; and a third transistor connected to the word line, bit line, and source line. The second transistor includes an oxide semiconductor layer. A gate electrode of the first transistor is connected to one of source and drain electrodes of the second transistor.
摘要翻译：公开了用作多值存储器件的半导体器件，包括：串联连接的存储器单元; 选择存储单元并驱动第二信号线和字线的驱动器电路; 选择写入电位的驱动器电路并将其输出到第一信号线; 读取电路，比较位线的电位和参考电位; 以及产生写入电位和参考电位的电位产生电路。一个存储单元包括：连接到位线的第一晶体管和源极线; 连接到第一和第二信号线的第二晶体管; 以及连接到字线，位线和源极线的第三晶体管。第二晶体管包括氧化物半导体层。第一晶体管的栅电极连接到第二晶体管的源极和漏极之一。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式