专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2019124715A1 지문 인식 모듈 및 이를 포함하는 전자 디바이스 审中-公开
公开(公告)号：WO2019124715A1
公开(公告)日：2019-06-27
申请号：PCT/KR2018/012699
申请日：2018-10-25
申请人： 엘지이노텍 주식회사
发明人： 임성환 , 민정명
IPC分类号： H01L27/32 , H01L51/52 , H01L51/00 , H01L23/48 , H01L23/28
CPC分类号： H01L23/28 , H01L23/48 , H01L27/32 , H01L51/00 , H01L51/52
摘要： 실시 예에 따른 지문 인식 모듈은 기판; 상기 기판 상에 배치되는 전도성 패턴부; 상기 전도성 패턴부 상의 일 영역에 부분적으로 배치되는 보호층; 상기 보호층의 제1 오픈 영역을 통해 노출된 전도성 패턴부 위에 배치되는 제 1 칩; 및 상기 보호층의 제 2 오픈 영역을 통해 노출된 전도성 패턴부 위에 배치되는 제 2 칩을 포함하고, 상기 제 1 칩은, 지문 인식 센서이고, 상기 제 2 칩은, 주문형 집적 회로이며, 상기 기판은, 일단에 위치하는 제 1 비절곡 영역과, 상기 일단과 반대되는 타단에 위치하는 제 2 비절곡 영역과, 상기 제 1 및 2 비절곡 영역 사이에 위치하는 절곡 영역을 포함하고, 상기 제 1 오픈 영역은 상기 제 1 비절곡 영역 상에 위치하고, 상기 제 2 오픈 영역은 상기 제 2 비절곡 영역 상에 위치한다.

2. 发明申请

WO2021242013A1 패키지 기판 审中-公开
公开(公告)号：WO2021242013A1
公开(公告)日：2021-12-02
申请号：PCT/KR2021/006563
申请日：2021-05-26
申请人： 엘지이노텍 주식회사
发明人： 김남헌 , 김창제 , 임성환
IPC分类号： H01L23/485 , H01L23/498 , H01L23/00
摘要： 실시 예에 따른 패키지 기판은 제1 기판; 및 상기 제1 기판에 실장되는 제1 칩을 포함하고, 상기 제1 기판은, 상기 제1 칩과 수직 방향으로 오버랩되는 제1 영역과, 상기 제1 영역 이외의 제2 영역을 포함하는 제1 절연층; 및 상기 제1 절연층의 제1 영역 및 제2 영역에 배치되는 회로 패턴을 포함하고, 상기 회로 패턴은, 상기 제1 절연층의 제2 영역의 상면 위에 배치되는 제1 부분과, 상기 제1 절연층의 제1 영역 내에 매립되는 제2 부분과, 적어도 일부가 상기 제1 절연층의 제1 영역 내에 매립되어 상기 제1 부분과 상기 제2 부분 사이를 연결하는 제3 부분을 포함하는 패드부를 포함하고, 상기 제1 칩의 하부 영역은 상기 제1 절연층의 제1 영역 내에 매립되고, 상기 제1 절연층의 제1 영역은, 상기 제1 칩의 하면 및 측면을 둘러싸는 언더필을 형성하고, 상기 제1 절연층의 상기 제1 영역 및 상기 제2 영역은 동일한 절연물질을 포함하는 단일 절연층이다.

3. 发明申请

WO2018212498A1 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스 审中-公开
公开(公告)号：WO2018212498A1
公开(公告)日：2018-11-22
申请号：PCT/KR2018/005294
申请日：2018-05-09
申请人： 엘지이노텍 주식회사
发明人： 임준영 , 박종석 , 윤형규 , 임성환 , 양기욱 , 유대성
IPC分类号： H05K1/14 , H05K1/09 , H05K3/28 , H01L23/495 , H01L23/522 , H01L25/065
CPC分类号： H01L23/495 , H01L23/522 , H01L25/065 , H01L2224/16225 , H01L2224/81 , H05K1/09 , H05K1/14 , H05K3/28
摘要： 실시예에 따른 올인원 칩 온 필름용 연성 회로기판은 기판; 상기 기판 상에 배치되는 전도성 패턴부; 및 상기 전도성 패턴부 상에 부분적으로 배치되는 보호층을 포함하고, 상기 전도성 패턴부는 서로 이격하여 배치되는 제 1 전도성 패턴부 및 제 2 전도성 패턴부를 포함하고, 상기 제 1 전도성 패턴부 및 상기 제 2 전도성 패턴부는 각각 상기 기판 상에 차례로 배치되는 배선 패턴층, 제 1 도금층 및 제 2 도금층을 포함하고, 상기 제 1 전도성 패턴부는 상기 보호층이 오픈된 제 1 오픈 영역을 포함하고, 상기 제 2 전도성 패턴부는 상기 보호층이 오픈된 제 2 오픈 영역을 포함하고, 상기 제 1 오픈 영역에서 상기 제 2 도금층의 주석의 함량은 상기 제 2 오픈 영역에서 상기 제 2 도금층의 주석의 함량보다 많은 것을 포함할 수 있다.

4. 发明申请

WO2022086295A1 회로 기판 审中-公开
公开(公告)号：WO2022086295A1
公开(公告)日：2022-04-28
申请号：PCT/KR2021/014971
申请日：2021-10-22
申请人： 엘지이노텍 주식회사
发明人： 임성환 , 구선모 , 권기태 , 김창제
IPC分类号： H05K1/02 , H05K1/09 , H05K3/46 , H01Q1/38
摘要： 실시 예에 따른 회로 기판은 제1 기판층; 상기 제1 기판층 위에 배치되는 제2 기판층; 및 상기 제1 기판층 아래에 배치되는 제3 기판층을 포함하고, 상기 제2 기판층은, 상기 제1 기판층 위에 배치되는 제1 내층 회로 패턴층과, 상기 제1 내층 회로 패턴층 위에 배치되는 제1 최외층 회로 패턴층을 포함하고, 상기 제3 기판층은, 상기 제1 기판층 아래에 배치되는 제2 내층 회로 패턴층과, 상기 제2 내층 회로 패턴층 아래에 배치되는 제2 최외층 회로 패턴층을 포함하고, 상기 제1 최외층 회로 패턴층의 두께는, 상기 제1 내층 회로 패턴층 및 상기 제2 내층 회로 패턴층의 각각의 두께보다 크다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式