专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2018158037A1 VERFAHREN ZUR HERSTELLUNG STRUKTURIERTER SCHICHTEN 审中-公开
公开(公告)号：WO2018158037A1
公开(公告)日：2018-09-07
申请号：PCT/EP2018/052657
申请日：2018-02-02
申请人： EVONIK DEGUSSA GMBH
发明人： MEYER, Sebastian , MERKULOV, Sonja , PFEIFER, Holger , RENNER, Gerhard
IPC分类号： B82Y10/00 , H01B1/02 , H01L21/027 , H01L21/033 , H01L21/308 , H01L51/00
CPC分类号： H01L51/0018 , B82Y40/00 , H01B1/02 , H01L21/0272 , H01L21/0337 , H01L21/3086 , H01L51/0023
摘要： Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer strukturierten Schicht umfassend die nachfolgenden Schritte in aufsteigender Reihenfolge: i) Bereitstellen eines Substrats, ii) Aufbringen einer polymeren Opferschicht auf das Substrat, iii) Aufbringen einer anorganischen oder organisch-anorganischen Maskierungsschicht auf die Opferschicht, iv) Strukturierung der Maskierungsschicht durch Energiezufuhr, v) ggf. Ätzen der Opferschicht. Sie betrifft ferner die durch dieses Verfahren erhältliche oder erhaltene strukturierte Schicht. Die vorliegende Erfindung betrifft außerdem ein Verfahren zur Herstellung eines beschichteten Substrats umfassend die Schritte i) bis v) in austeigender Reihenfolge sowie das durch dieses Verfahren erhältliche oder erhaltene beschichtete Substrat. Die vorliegende Erfindung betrifft auch die Verwendung der strukturierten Schicht als Templat zu entsprechend strukturierten Deposition von Metallen.

2. 发明申请

WO2017121008A1 IPS型TFT-LCD阵列基板的制作方法及IPS型TFT-LCD阵列基板审中-公开
公开(公告)号：WO2017121008A1
公开(公告)日：2017-07-20
申请号：PCT/CN2016/074502
申请日：2016-02-25
申请人：深圳市华星光电技术有限公司
发明人：徐向阳
IPC分类号： H01L21/77 , H01L27/12 , G02F1/1343
CPC分类号： G02F1/134363 , G02F1/13439 , G02F1/136286 , G02F1/1368 , G02F2001/134318 , G02F2001/136295 , G02F2201/121 , G02F2201/122 , G02F2201/123 , G02F2202/103 , H01L21/0217 , H01L21/02271 , H01L21/02532 , H01L21/02592 , H01L21/0262 , H01L21/0274 , H01L21/2855 , H01L21/30604 , H01L21/3086 , H01L21/31111 , H01L21/31144 , H01L21/32134 , H01L21/32139 , H01L21/77 , H01L27/12 , H01L27/1222 , H01L27/124 , H01L27/1248 , H01L27/1262 , H01L27/127 , H01L27/1288 , H01L29/42364 , H01L29/42384 , H01L29/458 , H01L29/4908 , H01L29/518 , H01L29/66765 , H01L29/78669 , H01L29/78696
摘要：一种IPS型TFT-LCD阵列基板的制作方法及IPS型TFT-LCD阵列基板。IPS型TFT-LCD阵列基板的制作方法，将公共电极走线(20)与栅极(11)采用同层金属制得，将像素电极(16)与漏极(15)采用同层金属制得，在绝缘保护层(17)及栅极绝缘层(12)上形成对应于所述公共电极走线(20)上方的过孔(201)，在所述绝缘保护层(17)上形成透明导电材料的公共电极(21)，使公共电极(21)通过过孔(201)与公共电极走线(20)相接触，从而能够提升像素电极(16)的充电效率；TFT阵列基板中，像素电极(16)与漏极(15)采用同层金属制得，公共电极走线(20)与栅极(11)采用同一层金属层制得，公共电极(21)为透明导电材料并位于绝缘保护层(17)上，公共电极(21)通过绝缘保护层(17)及栅极绝缘层(12)上的过孔(201)与公共电极走线(20)相接触，像素电极(16)的充电效率高，能够提高IPS型液晶显示面板的显示效果。

3. 发明申请

WO2017058589A1 METHOD FOR PATTERNING A SUBSTRATE USING EXTREME ULTRAVIOLET LITHOGRAPHY 审中-公开
标题翻译：使用极端超紫外光谱法绘制基板的方法
公开(公告)号：WO2017058589A1
公开(公告)日：2017-04-06
申请号：PCT/US2016/052752
申请日：2016-09-21
申请人： TOKYO ELECTRON LIMITED , TOKYO ELECTRON U.S. HOLDINGS, INC.
发明人： DEVILLIERS, Anton J.
IPC分类号： H01L21/027 , G03F7/20
CPC分类号： G03F7/203 , G03F7/0035 , G03F7/16 , G03F7/161 , G03F7/2004 , G03F7/2024 , G03F7/2039 , G03F7/26 , G03F7/40 , H01L21/0274 , H01L21/30625 , H01L21/3065 , H01L21/3083 , H01L21/3086
摘要： Techniques disclosed herein provide a method for continued patterning of substrates having sub-resolution features. Techniques include using novel deposition and removal techniques. This results in a substrate with inter-digitated photoresist in which photoresist is positioned between structures on a given substrate. Combined with using extreme ultraviolet lithographic exposure, patterning techniques herein can make desired cuts and blocks at specified locations on the substrate.
摘要翻译：本文公开的技术提供了用于连续图案化具有子分辨率特征的衬底的方法。技术包括使用新颖的沉积和去除技术。这导致具有数字化光致抗蚀剂的基板，其中光致抗蚀剂位于给定基板上的结构之间。结合使用极紫外光刻曝光，本文的图案化技术可以在衬底上的特定位置处形成期望的切割和块。

4. 发明申请

WO2016172116A1 FABRICATING LARGE AREA MULTI-TIER NANOSTRUCTURES 审中-公开
标题翻译：制造大面积多层次的纳米结构
公开(公告)号：WO2016172116A1
公开(公告)日：2016-10-27
申请号：PCT/US2016/028302
申请日：2016-04-19
申请人： BOARD OF REGENTS, THE UNIVERSITY OF TEXAS SYSTEM
发明人： SREENIVASAN, Sidlgata, V. , JOSEPH, Praveen , ABED, Ovadia , GRIGAS, Michelle , MALLAVARAPU, Akhila , AJAY, Paras
IPC分类号： G21K5/04
CPC分类号： H01L29/6659 , G02B6/124 , G03F7/0002 , H01L21/02164 , H01L21/0228 , H01L21/0271 , H01L21/0337 , H01L21/2855 , H01L21/30604 , H01L21/3081 , H01L21/3086 , H01L21/31144 , H01L21/76224 , H01L28/90 , H01L29/665 , H01L29/66515 , H01L29/6653 , H01L29/66545
摘要： Methods for fabricating and replicating self-aligned multi-tier nanoscale structures for a variety of cross-sectional geometries. These methods can utilize a single lithography step whereby the need for alignment and overlay in the process is completely eliminated thereby enabling near-zero overlay error. Furthermore, techniques are developed to use these methods to fabricate self-aligned nanoscale multi-level/multi-height patterns with various shapes for master templates, replica templates and nanoimprint based pattern replication. Furthermore, the templates can be used to pattern multiple levels in a sacrificial polymer resist and achieve pattern transfer of the levels into a variety of substrates to form completed large area nanoelectronic and nanophotonic devices using only one patterning step.
摘要翻译：用于制造和复制用于各种横截面几何形状的自对准多层纳米尺度结构的方法。这些方法可以利用单个光刻步骤，由此完全消除了在该过程中的对准和覆盖的需要，从而实现接近零重叠误差。此外，开发了使用这些方法来制造用于主模板，复制模板和基于纳米压印的图案复制的具有各种形状的自对准纳米级多层/多高度图案的技术。此外，模板可以用于在牺牲聚合物抗蚀剂中图案化多个层次，并且实现层的图案转移到各种基板中以仅使用一个图案化步骤形成完成的大面积纳米电子和纳米光子器件。

5. 发明申请

WO2016171179A1 樹脂組成物、それを用いた半導体素子の製造方法および半導体装置审中-公开
标题翻译：树脂组合物，使用其制造半导体元件的方法和半导体器件
公开(公告)号：WO2016171179A1
公开(公告)日：2016-10-27
申请号：PCT/JP2016/062530
申请日：2016-04-20
申请人：東レ株式会社
发明人：藤原健典 , 谷垣勇剛
IPC分类号： C08L79/08 , C08L79/04 , G03F7/004 , G03F7/023 , G03F7/09 , G03F7/40 , G03F7/42
CPC分类号： G03F7/0387 , C08F212/14 , C08G73/1071 , C08L79/04 , C08L79/08 , G03F7/004 , G03F7/023 , G03F7/039 , G03F7/09 , G03F7/162 , G03F7/168 , G03F7/20 , G03F7/322 , G03F7/40 , G03F7/42 , H01L21/22 , H01L21/3081 , H01L21/3086 , H01L21/32051
摘要：（Ａ１）特定の構造単位を有するアルカリ可溶性樹脂、（Ａ２）前記アルカリ可溶性樹脂の反応性基と反応する置換基を有する、ポリイミド、ポリベンゾオキサゾール、ポリアミドイミド、それらの前駆体およびそれらの共重合体からなる群より選ばれる一種以上の樹脂、および（Ｂ）感光剤を含み、（Ａ１）の樹脂１００重量部に対して、（Ａ２）の樹脂が３１０～２０００重量部であることを特徴とする樹脂組成物により、高温プロセス処理後においても、高解像度とパターンの形状を維持し、プロセス処理後に剥離可能なフォトレジストとして適用できる樹脂組成物を提供する。
摘要翻译：通过包含（A1）具有特定结构单元的碱溶性树脂（A2）的一种或多种选自聚酰亚胺，聚苯并恶唑，聚酰胺 - 酰亚胺及其前体和共聚物的一种或多种树脂的树脂组合物和（ B）光敏剂，（A2）树脂的含量相对于（A1）树脂为100重量份为310〜200重量份，提供了可以作为光致抗蚀剂使用的树脂组合物，其中高即使在高温处理之后仍然保持分辨率图案形状，并且可以在加工后剥离光致抗蚀剂。

6. 发明申请

WO2016160151A1 METHODS OF FABRICATING FEATURES ASSOCIATED WITH SEMICONDUCTOR SUBSTRATES 审中-公开
标题翻译：制造与半导体基板相关的特征的方法
公开(公告)号：WO2016160151A1
公开(公告)日：2016-10-06
申请号：PCT/US2016/018073
申请日：2016-02-16
申请人： MICRON TECHNOLOGY, INC.
发明人： SILLS, Scott, E. , SANDHU, Gurtej, S.
IPC分类号： H01L21/027
CPC分类号： H01L21/3081 , H01L21/0271 , H01L21/266 , H01L21/3086
摘要： Some embodiments include a method of fabricating features associated with a semiconductor substrate. A first region of the semiconductor substrate is altered relative to a second region. The altered first region has different physisorption characteristics for polynucleotide relative to the second region. The altered first region and the second region are exposed to polynucleotide. The polynucleotide selectively adheres to either the altered first region or the second region to form a polynucleotide mask. The polynucleotide mask is used during fabrication of features associated with the semiconductor substrate.
摘要翻译：一些实施例包括制造与半导体衬底相关联的特征的方法。半导体衬底的第一区域相对于第二区域改变。改变的第一区域对于多核苷酸相对于第二区域具有不同的物理吸附特性。改变的第一区域和第二区域暴露于多核苷酸。多核苷酸选择性地粘附到改变的第一区域或第二区域以形成多核苷酸掩模。在制造与半导体衬底相关的特征时使用多核苷酸掩模。

7. 发明申请

WO2016100705A1 METHOD OF FORMING A MASK FOR SUBSTRATE PATTERNING 审中-公开
标题翻译：形成基板图案掩模的方法
公开(公告)号：WO2016100705A1
公开(公告)日：2016-06-23
申请号：PCT/US2015/066448
申请日：2015-12-17
申请人： TOKYO ELECTRON LIMITED , TOKYO ELECTRON U.S. HOLDINGS, INC.
发明人： DEVILLIERS, Anton J.
IPC分类号： H01L21/027
CPC分类号： H01L21/3088 , G03F7/0035 , G03F7/38 , H01L21/027 , H01L21/0273 , H01L21/0337 , H01L21/0338 , H01L21/3081 , H01L21/3085 , H01L21/3086 , H01L21/31058 , H01L21/31116 , H01L21/31144 , H01L21/32139
摘要： Techniques herein include using acid-diffusion-controllable to specific diffusion lengths-to create sacrificial structures that, when removed, define a critical dimension (CD) of various features and contact openings. Removing such sacrificial structures defines a trench of a precisely controllable width. The surrounding material is then neutralized from additional solubility shifts using a ballistic electron treatment, thereby creating a first mask layer. A second mask layer formed on top of the first mask layer can be lithographically exposed and developed. The combined mask layers define a pattern for transfer into an underlying target layer. Accordingly, techniques disclosed herein enable patterning of features and contact openings having widths in a range from less than about 1 nanometer and up to around 50 nanometers or more. Techniques herein can also enable use of high-speed EUV (extreme ultraviolet) patterning.
摘要翻译：本文的技术包括使用酸扩散可控制到特定扩散长度，以产生牺牲结构，当被去除时，其定义各种特征和接触开口的临界尺寸（CD）。去除这种牺牲结构限定了精确可控宽度的沟槽。然后使用弹道电子处理从附加的溶解度变化中和周围的材料，由此形成第一掩模层。形成在第一掩模层顶部上的第二掩模层可被光刻曝光和显影。组合的掩模层限定用于传输到下层目标层的图案。因此，本文公开的技术使得能够图案化具有在小于约1纳米且高达约50纳米或更多的范围内的宽度的特征和接触开口。本文的技术还可以使用高速EUV（极紫外）图案化。

8. 发明申请

WO2016025114A1 METHOD FOR CRITICAL DIMENSION REDUCTION USING CONFORMAL CARBON FILMS 审中-公开
标题翻译：使用一致的碳膜减少关键尺寸的方法
公开(公告)号：WO2016025114A1
公开(公告)日：2016-02-18
申请号：PCT/US2015/040420
申请日：2015-07-14
申请人： APPLIED MATERIALS, INC.
发明人： MEBARKI, Bencherki , KIM, Bok Hoen , PADHI, Deenesh , MIAO, Li Yan , MANNA, Pramit , BENCHER, Christopher , NIAK, Mehul B. , DAI, Huixiong , NGAI, Christopher S. , DIEHL, Daniel Lee
IPC分类号： H01L21/027
CPC分类号： H01L21/3088 , H01L21/02115 , H01L21/02266 , H01L21/02274 , H01L21/0276 , H01L21/0337 , H01L21/3081 , H01L21/3086 , H01L21/31111 , H01L21/31144
摘要： Embodiments of the disclosure generally provide a method of forming a reduced dimension pattern in a hardmask that is optically matched to an overlying photoresist layer. The method generally comprises of application of a dimension shrinking conformal carbon layer over the field region, sidewalls, and bottom portion of the patterned photoresist and the underlying hardmask at temperatures below the decomposition temperature of the photoresist. The methods and embodiments herein further involve removal of the conformal carbon layer from the bottom portion of the patterned photoresist and the hardmask by an etch process to expose the hardmask, etching the exposed hardmask substrate at the bottom portion, followed by the simultaneous removal of the conformal carbon layer, the photoresist, and other carbonaceous components. A hardmask with reduced dimension features for further pattern transfer is thus yielded.
摘要翻译：本公开的实施例通常提供在与上覆光致抗蚀剂层光学匹配的硬掩模中形成减小尺寸图案的方法。该方法通常包括在低于光致抗蚀剂的分解温度的温度下，在图案化光致抗蚀剂的场区域，侧壁和底部施加尺寸收缩的保形碳层。本文的方法和实施例还包括通过蚀刻工艺从图案化的光致抗蚀剂和硬掩模的底部部分去除保形碳层，以露出硬掩模，在底部蚀刻暴露的硬掩模衬底，随后同时去除保形碳层，光致抗蚀剂等碳质组分。因此产生了用于进一步模式转移的尺寸减小特征的硬掩模。

9. 发明申请

WO2015187210A3 SPACER ENABLED ACTIVE ISOLATION FOR AN INTEGRATED CIRCUIT DEVICE 审中-公开
标题翻译：用于集成电路设备的间隔激活主动隔离
公开(公告)号：WO2015187210A3
公开(公告)日：2016-02-04
申请号：PCT/US2015016334
申请日：2015-02-18
申请人： MICROCHIP TECH INC
发明人： FEST PAUL
IPC分类号： H01L21/762 , H01L21/308 , H01L21/31 , H01L21/76
CPC分类号： H01L21/76224 , H01L21/308 , H01L21/3081 , H01L21/3085 , H01L21/3086 , H01L21/3088 , H01L21/31 , H01L21/31053 , H01L21/76
摘要： A method for forming an active isolation structure in a semiconductor integrated circuit die is disclosed. A first hard mask layer is deposited over a semiconductor substrate. Portions of the first hard mask layer are removed to form at least one trench. A spacer layer is deposited over the first hard mask and extends into each trench to cover exposed portions of the semiconductor substrate surface in each trench. Portions of the spacer layer are removed such that remaining portions define spacer layer walls covering the side walls of each trench. A second hard mask layer is deposited and extends into each trench between opposing spacer layer walls. The spacer layer walls are removed such that remaining portions of the first and second hard mask layers define a mask pattern, which is then transferred to the substrate to form openings in the substrate, which are filled with an isolation material.
摘要翻译：公开了一种在半导体集成电路管芯中形成有源隔离结构的方法。第一硬掩模层沉积在半导体衬底上。去除第一硬掩模层的部分以形成至少一个沟槽。间隔层沉积在第一硬掩模上并延伸到每个沟槽中以覆盖每个沟槽中的半导体衬底表面的暴露部分。去除间隔层的部分，使得剩余的部分限定覆盖每个沟槽的侧壁的间隔层壁。第二硬掩模层被沉积并延伸到相对间隔层壁之间的每个沟槽中。去除间隔层壁，使得第一和第二硬掩模层的剩余部分限定掩模图案，然后将掩模图案转移到衬底中，以在衬底中形成填充有隔离材料的开口。

10. 发明申请

WO2015190637A1 대면적의 수직 정렬된 갈륨비소 반도체 나노선 어레이 제작 공정 审中-公开
标题翻译：用于制备垂直分布的阿拉伯半导体纳米颗粒纳米颗粒的方法
公开(公告)号：WO2015190637A1
公开(公告)日：2015-12-17
申请号：PCT/KR2014/005645
申请日：2014-06-25
申请人： 한국표준과학연구원
发明人： 이우 , 신정호
IPC分类号： B82B3/00 , H01L21/306
CPC分类号： H01L29/0676 , B82B3/00 , B82B3/0014 , B82B3/0019 , B82Y10/00 , B82Y40/00 , H01L21/30612 , H01L21/30635 , H01L21/3086 , H01L29/20 , Y10S977/762 , Y10S977/819 , Y10S977/888
摘要： 본 발명은 하향식 방식으로 GaAs 반도체 나노선을 제조하는 방법에 관한 것으로, 메쉬형태의 금속박막을 대면적으로 제작하는 경제적인 방법을 통해 만들어진 금속박막을 양극 (anode)으로 이용하여 외부로부터 전압 및 전류를 인가하여 갈륨비소 기판에 정공 (h + )을 주입시킴으로써 습식 에칭공정을 지속적으로 유도하여 수직 정렬된 갈륨비소 반도체 나노선 어레이를 대면적으로 제작하는 방법과 관련이 있다. 얻어지는 대면적의 수직 정렬된 갈륨비소 반도체 나노선은 태양전지, 트랜지스터, 발광다이오드 등 나노소자 제작에 응용될 수 있다. 본 발명에서 갈륨비소 반도체 나노선의 직경은 금속박막의 메쉬 크기의 제어를 통해 조절이 가능하며, 나노선의 길이는 에칭시간, 인가전압 및 인가전류 제어를 통해 자유롭게 조절될 뿐 아니라 다른 I I I-V 반도체 나노선 어레이의 제조에 응용될 수 있다.
摘要翻译：本发明涉及一种自底向上的GaAs半导体纳米线的制造方法，更具体地说，涉及通过施加电压和电流从大面积制造垂直取向的砷化镓半导体纳米线阵列的方法外部使用通过以大面积制造网状金属薄膜的经济方法制造的金属薄膜作为阳极，使得空穴（h +）注入到砷化镓衬底中，从而诱导湿法蚀刻工艺不断。所获得的大面积的垂直取向的砷化镓半导体纳米线可用于制造诸如太阳能电池，晶体管和发光二极管的纳米元件。根据本发明，可以通过控制金属薄膜的网孔尺寸来调整砷化镓半导体纳米线的直径，并且不仅可以通过控制蚀刻时间自由调节纳米线的长度，施加的电压和施加的电流，但是也可以应用于制造不同的III-V族半导体纳米线阵列。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式