专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2010031685A1 VERFAHREN ZUR PRÜFUNG ELEKTRONISCHER BAUELEMENTE EINER WIEDERHOLSTRUKTUR UNTER DEFINIERTEN THERMISCHEN BEDINGUNGEN 审中-公开
标题翻译：测试程序定义的热条件下的重复图形电子元件
公开(公告)号：WO2010031685A1
公开(公告)日：2010-03-25
申请号：PCT/EP2009/061274
申请日：2009-09-01
申请人： SUSS MICROTEC TEST SYSTEMS GMBH , KANEV, Stojan , FEHRMANN, Frank , FIEDLER, Jens , HACKIUS, Ulf , DIETRICH, Claus , KIESEWETTER, Jörg
发明人： KANEV, Stojan , FEHRMANN, Frank , FIEDLER, Jens , HACKIUS, Ulf , DIETRICH, Claus , KIESEWETTER, Jörg
IPC分类号： G01R1/073 , G01R31/28
CPC分类号： G01R31/319 , G01R1/07392 , G01R31/2891
摘要： Die Erfindung betrifft ein Verfahren zur Prüfung mehrerer elektronischer Bauelemente (1) einer Wiederholstruktur unter definierten thermischen Bedingungen in einem Prober, der einen Chuck (10) zur Aufnahme der Bauelemente (1) und Sondenhalterungen (15) zur Aufnahme einzelner Sonden (12) aufweist. Zur Prüfung werden die Bauelemente (1) auf eine definierte Temperatur eingestellt, die Sonden (12) und ein erstes elektronisches Bauelement (1) mittels zumindest einer Positionierungseinrichtung relativ zueinander positioniert, nachfolgend Kontaktinseln (3) des elektronischen Bauelements (1) durch die Sonden (12) kontaktiert, so dass das Bauelement (1) geprüft und anschließend die Positionierung sowie die Kontaktierung für die Prüfung eines weiteren Bauelements (1) der Wiederholstruktur wiederholt werden kann. Um unter Verwendung von Einzelsonden die Prüfzeit für Messungen bei wechselnden Temperaturen und bei Gewährleistung einer sicheren Kontaktierung der Bauelemente zu verkürzen, erfolgt die Positionierung und Kontaktierung eines Bauelements (1), indem zunächst ein erster Positionierungsschritt, der alle Sonden (12) gemeinsam betrifft, in eine Zwischenposition ausgeführt wird, in dessen Ergebnis das Bauelement (1) mit einem definierten Abstand unter den Sondenspitzen (13) steht, nachfolgend die Lage jeder einzelnen Sondenspitze (13) mittels separater Manipulatoren zur Lage der entsprechenden, mit der jeweiligen Sondenspitze (13) zu kontaktierenden Kontaktinsel (3) des Bauelements (1) korrigiert wird, so dass jede Sondespitze (13) über einer Kontaktinsel (3) steht, und weiter nachfolgend die Sondenspitzen (13) mittels einer Zustellbewegung mit den Kontaktinseln (3) in Kontakt gebracht werden.
摘要翻译：本发明涉及一种方法，用于在探测器定义的热条件下测试的多个电子部件（1）的重复图案，其包括卡盘（10），用于接收所述组分（1）和探头支架（15），用于接收各个探针（12）。为了测试设备（1）被设定为规定的温度，所述探针（12）和第一电子元件（1）由至少一个定位装置位于相的手段彼此低于探针的电子部件（1）的接触垫（3）（ 12）接触，使得所述组分（1）被选中，然后定位和重复图案的另一部件（1）的测试接触可以被重复。为了缩短测试时间为在不同的温度和确保与使用单独的探针的部件的可靠的接触测量，是通过首先在第一定位步骤包括所有的探针（12）的一起实现一个部件（1）的定位和连接，在的中间位置处进行的，是在上述成分（1）的结果，在每个探针尖端（13）的位置的下方的探针尖端（13）由单独的操纵器上的对应于各探针尖端（13）的情况定义的距离，以被接触元件（1）的垫（3）进行校正，使得每个探针尖端（13）上的接触垫（3），并在下面进一步通过与接触垫（3）的进料的装置的探头端部（13）相接触。

2. 发明申请

WO2009144839A1 試験装置および情報処理システム审中-公开
标题翻译：测试和信息处理系统
公开(公告)号：WO2009144839A1
公开(公告)日：2009-12-03
申请号：PCT/JP2008/064349
申请日：2008-08-08
申请人：株式会社アドバンテスト , 田村和幹
发明人：田村和幹
IPC分类号： G01R31/28 , G06F13/24
CPC分类号： G01R31/31907 , G01R31/2834 , G01R31/2851 , G01R31/319 , G01R31/31919 , G01R31/31926 , G06F11/273 , G06F11/2733 , G06F11/277 , H04L43/50
摘要：　被試験デバイスを試験する試験装置であって、それぞれが被試験デバイスと信号を授受する複数の処理部と、複数の処理部を制御する制御装置と、複数の処理部が発生した割り込みの要求を制御装置に通知する割込制御部と、を備え、割込制御部は、割込イネーブル状態においていずれかの処理部から割り込みの要求を受けた場合に、制御装置に割り込みを通知するとともに割込ディセーブル状態に遷移し、割込ディセーブル状態において処理部から割り込みの要求を受けた場合に、制御装置に割り込みを通知せず、割込ディセーブル状態において制御装置からの指示を受けた場合に、割込イネーブル状態に遷移する試験装置を提供する。
摘要翻译：用于测试被测设备的测试器包括：处理部分，用于向/从被测设备发送/接收信号;控制单元，用于控制处理部分;以及中断控制部分，用于通知控制单元产生的中断请求处理部分。当处于中断允许状态的任何一个处理部分接收到中断请求时，中断控制部分通知控制单元中断并改变中断禁止状态。在中断禁止状态下从处理部分接收到中断请求时，中断控制部分不会通知控制装置中断。当中断禁止状态下从控制单元接收到指令时，中断控制部分变为中断使能状态。

3. 发明申请

WO2006125193A3 SYSTEM FOR TESTING SMART CARDS AND METHOD FOR SAME 审中-公开
标题翻译：用于测试智能卡的系统及其方法
公开(公告)号：WO2006125193A3
公开(公告)日：2009-04-23
申请号：PCT/US2006019607
申请日：2006-05-19
申请人： NEXTEST SYSTEMS CORP , LUDWIG CLIFFORD V , BULLARD DAN P , FERLAND MICHAEL R , PARKER ERIC N , ST JEAN JAMES W , REYNOLDS DAVID D
发明人： LUDWIG CLIFFORD V , BULLARD DAN P , FERLAND MICHAEL R , PARKER ERIC N , ST JEAN JAMES W , REYNOLDS DAVID D
IPC分类号： G01R31/02
CPC分类号： G01R31/319 , G01R31/31722 , G06K7/0095
摘要： A system and method for testing multiple smart card devices in parallel and asynchronously are provided. The system includes a smart card module that may be easily inserted in a digital test system. The smart card module includes multiple smart card instrument channels, each one of which testing a separate smart card device independently and asynchronously from the others. The smart card instrument channels employ a novel modulation technique based on palette waveforms that are formed of transitions between two data bits.
摘要翻译：提供并行和异步测试多个智能卡设备的系统和方法。该系统包括可容易地插入数字测试系统中的智能卡模块。智能卡模块包括多个智能卡仪器通道，其中每一个都独立地和独立地测试独立的智能卡设备。智能卡仪器通道采用基于由两个数据位之间的转换形成的调色板波形的新型调制技术。

4. 发明申请

WO2008051107A1 TESTING OF A TEST ELEMENT 审中-公开
标题翻译：测试元素的测试
公开(公告)号：WO2008051107A1
公开(公告)日：2008-05-02
申请号：PCT/RU2006/000563
申请日：2006-10-26
申请人： MOTOROLA INC. , ILYIN, Vyacheslav Vladimirovich , KRUZHKOV, Oleg Aleksandrovich
发明人： ILYIN, Vyacheslav Vladimirovich , KRUZHKOV, Oleg Aleksandrovich
IPC分类号： G01R31/319
CPC分类号： G01R31/319 , G01R31/31901 , G01R31/31908
摘要： The invention relates to a test system for testing a test element (101) which is arranged to test a test object (103) coupled to the test element (101). The test system comprises a deviation processor (207) arranged to introduce a deviated action to the test object (103) such that the test object (103) performs the deviated action instead of a nominal action. A test control processor (205) initiates a test of the test object (103) by the test element (101). An evaluation processor (209) determines a test performance indication for the test element (101) in response to a comparison of a test result of a test of the test object (103) by the test element (101) and an expected test result for the test resulting from the deviated action. The test system allows improved test and verification of a test setup including both the tested object and the test equipment. FIG. 2 to accompany the abstract.
摘要翻译：本发明涉及一种用于测试测试元件（101）的测试系统，该测试元件被设置成测试耦合到测试元件（101）的测试对象（103）。测试系统包括偏差处理器（207），该偏差处理器（207）被布置成向测试对象（103）引入偏离的动作，使得测试对象（103）执行偏离的动作而不是标称动作。测试控制处理器（205）通过测试元件（101）启动测试对象（103）的测试。评估处理器（209）响应于测试对象（103）由测试元件（101）的测试的测试结果与预期的测试结果（101）的测试结果的比较，确定测试元件（101）的测试性能指示，测试产生的偏离行动。测试系统允许改进测试设备的测试和验证，包括测试对象和测试设备。图。 2陪同抽象。

5. 发明申请

WO2008008227A1 DIGITAL WAVEFORM GENERATION AND MEASUREMENT IN AUTOMATED TEST EQUIPMENT 审中-公开
标题翻译：数字波形发生和自动测试设备的测量
公开(公告)号：WO2008008227A1
公开(公告)日：2008-01-17
申请号：PCT/US2007/015291
申请日：2007-07-10
申请人： ASTERION, INC. , KAPPAUF, William, F. , BLANCHA, Barry, Edward , NAKAO, Tetsuro
发明人： KAPPAUF, William, F. , BLANCHA, Barry, Edward , NAKAO, Tetsuro
IPC分类号： G01R31/3183 , G01R31/28
CPC分类号： G01R31/319
摘要： A waveform generation and measurement module that may be used in automated test equipment. The waveform generation and measurement module includes high speed SERDES (or other shift registers) that are used to digitally draw a test waveform. Additional high speed SERDES may also be used to receive (in serial form) a response waveform from a device under test and convert it to parallel data for high speed processing. The waveform generation and measurement module may be implemented in field programmable gate array logic.
摘要翻译：可用于自动化测试设备的波形发生和测量模块。波形发生和测量模块包括用于数字绘制测试波形的高速SERDES（或其他移位寄存器）。另外的高速SERDES也可用于从被测器件（以串行形式）接收响应波形，并将其转换为用于高速处理的并行数据。波形生成和测量模块可以在现场可编程门阵列逻辑中实现。

6. 发明申请

WO2007110939A1 テスト容易化設計装置及びテスト容易化設計方法审中-公开
标题翻译：测试设备设计和测试设备设计方法
公开(公告)号：WO2007110939A1
公开(公告)日：2007-10-04
申请号：PCT/JP2006/306416
申请日：2006-03-29
申请人：株式会社システム・ジェイディー , 伊達博
发明人：伊達博
IPC分类号： G06F17/50
CPC分类号： G06F17/5022 , G01R31/318371 , G01R31/319
摘要：　多入力多出力モジュールに対してもタイプ分けを行って、テスト容易化設計をさらに進めたテスト容易化設計装置及び方法を提供する。ＲＴＬ回路におけるデータパスに対するテストを容易化することによる集積回路のテスト容易化設計装置１は、データパスを構成する回路要素のうちの多入力多出力回路要素に対して、各出力端子について予め定められたスルーの種別によって区別される複数のタイプによってタイプ分けの処理を行う前処理部３１と、タイプ分けされた出力端子のタイプに基づいて、外部入力から指定されたテスト対象の回路要素の入力端子までの経路を決定し、又は、指定されたテスト対象の回路要素の出力端子から外部出力までの経路を決定する制御経路生成部３５とを備える。
摘要翻译：一种测试促进设计装置和一种测试便利化设计方法，其中多个输入/多输出模块也被分类为进一步推进测试便利化设计。便于对RTL电路中的数据路径进行测试的集成电路测试促进设计装置（1）包括预处理部分（31），其将作为电路元件的一部分的多个输入/多输出电路元件根据输出端子的预定的分类中的多种类型构成数据路径; 以及控制路径生成部（35），其基于分类为类型的输出端子的类型，从被测定的指定电路元件的外部输入到输入端子的路径或从输出端子被测试的指定电路元件的外部输出。

7. 发明申请

WO2007022446A2 ELECTRONIC DEVICE HAVING AN INTERFACE SUPPORTED TESTING MODE 审中-公开
标题翻译：具有接口支持测试模式的电子设备
公开(公告)号：WO2007022446A2
公开(公告)日：2007-02-22
申请号：PCT/US2006/032416
申请日：2006-08-17
申请人： INAPAC TECHNOLOGY, INC. , ONG, Adrian
发明人： ONG, Adrian
IPC分类号： G01R31/26
CPC分类号： G01R31/318513 , G01R31/31701 , G01R31/3172 , G01R31/31723 , G01R31/319 , G11C29/1201 , G11C29/48 , G11C2029/0401 , H01L2224/05554 , H01L2224/48139
摘要： A system is provided for testing a first integrated circuit chip associated with at least a second integrated circuit chip in a semiconductor device, wherein at least some external terminals for the semiconductor device are to be shared by the first and second integrated circuit chips, and wherein the first integrated circuit chip is designed for normal operation and a test mode. The system includes a plurality of multiplexer circuits. Each multiplexer circuit is operable to receive a respective signal from the second integrated circuit chip when the first integrated circuit chip is in normal operation. Each multiplexer circuit is further operable to receive a respective signal from either the second integrated circuit chip or an associated external terminal when the first integrated circuit chip is in test mode. An external terminal of the semiconductor device operable to receive a signal for causing the first integrated circuit chip to transition between normal operation and the test mode.
摘要翻译：提供了一种用于测试与半导体器件中的至少第二集成电路芯片相关联的第一集成电路芯片的系统，其中半导体器件的至少一些外部端子将由第一和第二集成电路芯片共享，并且其中第一个集成电路芯片设计用于正常操作和测试模式。该系统包括多个多路复用器电路。当第一集成电路芯片处于正常操作时，每个复用器电路可操作以从第二集成电路芯片接收相应的信号。当第一集成电路芯片处于测试模式时，每个复用器电路还可操作以从第二集成电路芯片或相关联的外部端子接收相应的信号。半导体器件的外部端子可操作以接收用于使第一集成电路芯片在正常操作和测试模式之间转变的信号。

8. 发明申请

WO2006022108A1 試験装置、及び試験方法审中-公开
标题翻译：测试设备和测试方法
公开(公告)号：WO2006022108A1
公开(公告)日：2006-03-02
申请号：PCT/JP2005/013643
申请日：2005-07-26
申请人：株式会社アドバンテスト , 土井優
发明人：土井優
IPC分类号： G01R31/3183
CPC分类号： G01R31/31919 , G01R31/319 , G01R31/31932
摘要：　半導体デバイスを試験する試験装置であって、半導体デバイスを試験するための波形情報を順次読み出して出力するパターン発生部と、パターン発生部が順次出力する波形情報から波形を成形する波形発生部と、パターン発生部が出力するマッチ検出要求サイクルに応じて、半導体デバイスが出力する出力信号と、期待値パターンとが一致するか否かを検出するマッチ検出部と、出力信号と期待値パターンとが一致した場合に、マッチ検出要求サイクルを終了させ、パターン発生部に次の波形情報の発生を行わせる割込部とを備える試験装置を提供する。
摘要翻译：提供了一种用于测试半导体器件的测试装置。测试装置设有用于顺序读取和输出用于测试半导体器件的波形信息的模式产生部分; 波形生成部，用于基于从图案生成部顺序输出的波形信息形成波形; 匹配检测部，其检测从所述半导体装置输出的输出信号是否与从所述图案生成部输出的匹配检测请求循环对应的期望值图案匹配; 以及当所输出的信号与期望值图案匹配时结束匹配检测请求周期的中断部分，并且使图案生成部分生成后续波形信息。

9. 发明申请

WO2005076022A1 半導体集積回路及びその半導体集積回路を含んだ半導体システム审中-公开
标题翻译：半导体集成电路和包括半导体集成电路的半导体系统
公开(公告)号：WO2005076022A1
公开(公告)日：2005-08-18
申请号：PCT/JP2005/001805
申请日：2005-02-08
申请人：松下電器産業株式会社 , 饗庭侯彦 , 前洋一郎 , 吉田久人
发明人：饗庭侯彦 , 前洋一郎 , 吉田　久人
IPC分类号： G01R31/28
CPC分类号： G01R31/319
摘要：　半導体集積回路に備えた論理回路１１の経年劣化等に起因する故障を判定する場合に、論理回路１１の論理とは異なる論理で生成された生成回路１２が備えられる。この生成回路１２は、前記論理回路１１が出力する所定出力信号ｏｕｔに対する異常／正常の判定基準Ｓを生成する。この生成回路１２は、前記論理回路１１の回路規模よりも小規模で構成されるように、論理回路１１の一部の論理のみで構成されたり、又は論理回路１１の論理とは全く異なる論理で構成されて、判定基準Ｓを生成する。生成回路１２からの判定基準Ｓと論理回路１１の出力信号ｏｕｔとは、判定回路１３において比較される。
摘要翻译：在确定包含在半导体集成电路中的逻辑电路（11）的老化劣化等引起的故障的情况下，提供使用与逻辑电路不同的逻辑（12）构成的发生电路（12） 11）。发电机电路（12）产生由逻辑电路（11）开发的预定输出信号（out）的异常/正常判定基准（S）。发电机电路（12）通过仅使用逻辑电路（11）的一部分逻辑或者使用与逻辑电路（11）的逻辑完全不同的逻辑来构成，使得发电机电路（12）具有比逻辑电路（11）小的电路尺寸，以产生确定基准（S）。确定电路（13）将来自发电机电路（12）的确定基准（S）与来自逻辑电路（11）的输出信号（out）进行比较。

10. 发明申请

WO01057668A1 PACKET DISPLAY, PACKET DATA CREATING DEVICE AND METHOD, AND RECORDED MEDIUM 审中-公开
标题翻译：分组显示，分组数据创建设备和方法以及记录介质
公开(公告)号：WO01057668A1
公开(公告)日：2001-08-09
申请号：PCT/JP2001/000608
申请日：2001-01-30
IPC分类号： G01R31/319 , G06F11/22 , G01R31/28 , G06F12/16 , G11C29/00
CPC分类号： G01R31/319
摘要： A packet display comprising packet detecting means (10) for detecting a presence indication character pattern representing the presence of a packet, packet start position calculating means (12) for calculating the start position of the packet at a predetermined distance from the presence indication character pattern, packet data capturing means (14) for capturing packet data the length of which is a predetermined one from the start position of the packet, packet type judging means (16) for judging the type of the packet on the basis of the captured packet data, packet information calculating means (17) for calculating packet information corresponding to the packet type from the packet type and the packet data, and packet display means (18) for displaying the packet type and the packet information, whereby a packet is automatically detected from a logic pattern and displayed.
摘要翻译：一种分组显示器，包括用于检测表示存在分组的存在指示字符模式的分组检测装置（10），分组开始位置计算装置（12），用于计算距离存在指示字符模式预定距离的分组的开始位置，分组数据捕获装置（14），用于从分组的开始位置捕获其长度为预定的分组数据;分组类型判断装置（16），用于基于所捕获的分组数据来判断分组的类型，分组信息计算装置（17），用于根据分组类型和分组数据计算与分组类型对应的分组信息;以及分组显示装置（18），用于显示分组类型和分组信息，从而从逻辑模式并显示。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式