专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2006045722A1 HALBLEITERBAUELEMENT SOWIE ZUGEHÖRIGES HERSTELLUNGSVERFAHREN 审中-公开
标题翻译：半导体部件及相关方法
公开(公告)号：WO2006045722A1
公开(公告)日：2006-05-04
申请号：PCT/EP2005/055353
申请日：2005-10-19
申请人： INFINEON TECHNOLOGIES AG , BARTH, Hans-Joachim , SCHRÜFER, Klaus
发明人： BARTH, Hans-Joachim , SCHRÜFER, Klaus
IPC分类号： H01L21/336 , H01L28/78
CPC分类号： H01L29/6653 , H01L29/665 , H01L29/66545 , H01L29/6656 , H01L29/6659 , H01L29/7833
摘要： Die vorliegende Erfindung betrifft ein Halbleiterbauelement sowie ein zugehöriges Herstellungsverfahren, wobei in einem Trägersubstrat (1) voneinander beabstandete Source-/Draingebiete (S, D) zum Festlegen eines Kanalgebiets ausgebildet sind und an der Oberfläche des Kanalgebiets ein Gate-Dielektrikum (2) ausgebildet ist. Ein Gatestapel mit zumindest einer Steuerschicht (3, 3a) befindet sich an der Oberfläche des Gate-Dielektrikums, wobei eine an den Seitenwänden des Gatestapels ausgebildete Spacerstruktur jeweils einen Luftspalt-Spacer (6a) aufweist. Durch einen Abschattungs-Spacer (7), der zumindest den Bodenbereich (BB) des Luft-spalt-Spacers abschattet, können die elektrischen Eigenschaften des Halbleiterbauelements bei verringerten Kosten verbessert werden.
摘要翻译：本发明涉及一种半导体器件及其制造方法，其中载体基底（1）间隔开的源/漏区（S，D），形成有用于限定沟道区域和形成在沟道区的表面的栅极电介质（2）上，具有至少一个控制层（3,3a）上的栅极叠层位于所述栅极电介质的表面上，其中所形成的栅叠层隔离物结构各具有一空气间隙的间隔（6a）中的侧壁上的开口上。通过的遮光隔离件（7），阻塞至少气隙间隔的底板区域（BB），该半导体器件的电特性可以以降低的成本得到提高。

2. 发明申请

WO2005096378A1 ELEKTRONISCHE SCHALTKREISANORDNUNG 审中-公开
标题翻译：电子电路设备
公开(公告)号：WO2005096378A1
公开(公告)日：2005-10-13
申请号：PCT/DE2005/000541
申请日：2005-03-24
申请人： INFINEON TECHNOLOGIES AG , BARTH, Hans-Joachim , RUSCH, Andreas , SCHRÜFER, Klaus
发明人： BARTH, Hans-Joachim , RUSCH, Andreas , SCHRÜFER, Klaus
IPC分类号： H01L23/525
CPC分类号： H01L23/5256 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
摘要： Elektrische Schmelzsicherungen haben innerhalb einer elektronischen Schaltkreisanordnung einen signifikanten Flächenbedarf. Dies resultiert daraus, dass die elektrische Schmelzsicherung mittels eines Poly-Silizium-Blocks ausgebildet ist. Dieser Poly-Silizium-Block benötigt 10% der Gesamtfläche der elektrischen Schmelzsicherung. Um diese Fläche einzusparen, wird die elektrische Schmelzsicherung nicht mehr im Poly-Silizium-Block, sondern innerhalb der Metallisierungsebene ausgebildet. Dazu sind Leitbahnen und einzelne Kontaktlöcher, welche als elektrische Schmelzsicherungen ausgewiesen sind, mittels verschiedener Ausführungsbeispiele von Implementierungsmöglichkeiten innerhalb der Metallisierungsebene ausgebildet.
摘要翻译：电熔丝具有电子电路组件内的显著空间要求。这导致由与电熔丝是使用多晶硅块形成的事实。此多晶硅块需要的电熔丝的总面积的10％。为了节省该表面上，电熔丝不形成在多晶硅块，但是在金属化之内。为了这个目的，各个信道和通孔，其被示出为电熔丝被的金属化内实现可能性各种实施例的方法形成的。

3. 发明申请

WO2005031857A1 DREITRANSISTOR-SPEICHERZELLE UND SPEICHEREINHEIT MIT METALLISCHEN SAMMELELEKTRODEN DER KONDENSATOREN 审中-公开
标题翻译：三个晶体管存储单元和存储单元电容器金属集电极
公开(公告)号：WO2005031857A1
公开(公告)日：2005-04-07
申请号：PCT/EP2004/052184
申请日：2004-09-15
申请人： INFINEON TECHNOLOGIES AG , BARTH, Hans-Joachim , OLBRICH, Alexander , OSTERMAYR, Martin , SCHRÜFER, Klaus
发明人： BARTH, Hans-Joachim , OLBRICH, Alexander , OSTERMAYR, Martin , SCHRÜFER, Klaus
IPC分类号： H01L21/8242
CPC分类号： G11C11/405 , H01L27/108 , H01L27/1104
摘要： Erläutert wird unter anderem eine Speicherzelle mit drei Transistoren (S11, S12, S13) und einem Kondensator (C11, C12, C13), der metallische Elektroden enthält. Die Speicherzelle ist in einer Speichereinheit (100) angeordnet. Es werden Konzepte zur platzsparenden Ausführung des Kondensators angegeben. Insbesondere ist dies bei der Verwendung von Sammelelektroden (S100 bis S114) gegeben. Der Kondensator (C11, C12, C13) enthält mindestens eine metallische Elektrode.
摘要翻译：进行了说明，除其他外，具有三个晶体管（S11，S12，S13）和电容器（C11，C12，C13），其含有金属电极的存储单元。该存储单元位于一个存储单元（100）。有对电容的节省空间的设计规定的概念。特别地，这给出（S114至S100）与使用收集电极。电容器（C11，C12，C13）包括至少一个金属电极。

4. 发明申请

WO2006029956A1 HALBLEITERBAUELEMENT SOWIE ZUGEHÖRIGES HERSTELLUNGSVERFAHREN 审中-公开
标题翻译：半导体部件及相关方法
公开(公告)号：WO2006029956A1
公开(公告)日：2006-03-23
申请号：PCT/EP2005/054183
申请日：2005-08-25
申请人： INFINEON TECHNOLOGIES AG , HOLZ, Jürgen , SCHRÜFER, Klaus , TEWS, Helmut
发明人： HOLZ, Jürgen , SCHRÜFER, Klaus , TEWS, Helmut
IPC分类号： H01L21/336
CPC分类号： H01L29/4983 , H01L21/26586 , H01L29/512 , H01L29/6659
摘要： Die Erfindung betrifft ein Halbleiterbauelement sowie ein zugehöriges Herstellungsverfahren, wobei auf einem Trägersubstrat (1) voneinander beabstandete Source-/Draingebiete (S, D) zum Festlegen eines Kanalgebiets (KA) ausgebildet sind. Im Bereich des Kanalgebiets (KA) ist ein Gate-Dielektrikum (2) ausgebildet, an dessen Oberfläche ein Gatestapel (3) mit Spacern (4) ausgebildet ist. Gemäß der vorliegenden Erfindung sind Teilbereiche (2A) des Gate-Dielektrikums (2) zwischen dem Trägersubstrat (1) und den Spacern (4) derart modifiziert, dass eine Dielektrizitätskonstante des modifizierten Teilbereichs (2A) kleiner ist als eine Dielektrizitätskonstante des Gate-Dielektrikums (2).
摘要翻译：本发明涉及一种半导体器件及其制造方法，其特征在于，载体基底（1）上形成有用于限定沟道区域（KA）间隔开的源/漏区（S，D）。在沟道区域（KA）的区域上形成栅极电介质（2），其表面上的栅堆叠（3）设置有间隔物（4）。根据所述载体基片（1）和间隔件（4）之间的栅极电介质（2）的本发明零件空间（2A）被修改，使得所修改的部分（2A）的介电常数比所述栅极电介质的介电常数小（ 2）。

5. 发明申请

WO2007059734A1 MULTI-FIN-BAUELEMENT-ANORDNUNG UND VERFAHREN ZUM HERSTELLEN EINER MULTI-FIN-BAUELEMENT-ANORDNUNG 审中-公开
标题翻译： MULTI-FIN-部件布置和制造方法MULTI-FIN-分量布置
公开(公告)号：WO2007059734A1
公开(公告)日：2007-05-31
申请号：PCT/DE2006/002010
申请日：2006-11-16
申请人： INFINEON TECHNOLOGIES AG , BERTHOLD, Jörg , PACHA, Christian , SCHRÜFER, Klaus , VON ARNIM, Klaus
发明人： BERTHOLD, Jörg , PACHA, Christian , SCHRÜFER, Klaus , VON ARNIM, Klaus
IPC分类号： H01L27/12 , H01L21/84 , H01L29/786
CPC分类号： H01L21/845 , H01L27/1211 , H01L29/785
摘要： Es wird eine Multi-Fin-Bauelement-Anordnung bereitgestellt mit einer Mehrzahl von Multi-Fin-Bauelement-Teilanordnungen, wobei jede der Multi-Fin-Bauelement-Teilanordnungen eine Mehrzahl von elektronischen Bauelementen aufweist, welche elektronischen Bauelemente eine Multi-Fin-Struktur aufweisen. Mindestens eine Multi-Fin-Bauelement-Teilanordnung weist mindestens eine Dummy-Struktur auf, welche mindestens eine Dummy-Struktur zwischen mindestens zwei der in der mindestens einen Multi-Fin-Bauelement-Teilanordnung ausgebildeten elektronischen Bauelemente ausgebildet ist. Die mindestens eine Dummy-Struktur ist derart ausgebildet, dass elektrische Charakteristika der in den Multi-Fin-Bauelement-Teilanordnungen ausgebildeten elektronischen Bauelemente aneinander angepasst werden.
摘要翻译：它设置有多个多鳍片元件组件，一个多鳍片器件装置，每一个都具有多个电子元件，所述多鳍片元件组件的电子部件具有多鳍片结构，至少一个多鳍片元件组件包括至少形成在所述至少一个多鳍片元件组件形成的电子元件的至少两个之间的至少一个虚设结构的虚设结构。所述至少一个虚设结构形成的，使得电特性的形成在多鳍片元件组件的电子元件适于彼此。

6. 发明申请

WO2005064686A1 FELDEFFEKTTRANSISTOR MIT HETEROSCHICHTSTRUKTUR SOWIE ZUGEHÖRIGES HERSTELLUNGSVERFAHREN 审中-公开
标题翻译：场效应晶体管，异质结构和相关方法
公开(公告)号：WO2005064686A1
公开(公告)日：2005-07-14
申请号：PCT/EP2004/053132
申请日：2004-11-26
申请人： INFINEON TECHNOLOGIES AG , SCHRÜFER, Klaus
发明人： SCHRÜFER, Klaus
IPC分类号： H01L29/786
CPC分类号： H01L29/802 , H01L29/78684 , H01L29/78687 , Y10S438/933 , Y10S438/936
摘要： Die Erfindung betrifft einen Feldeffekttransistor mit Heteroschichtstruktur, wobei auf einem Trägermaterial, das als oberste Schicht eine entspannte monokristalline Halbleiterschicht (3) aus einem ersten Halbleitermaterial (Si) eine verspannte monokristalline Halbleiterschicht (4) ausgebildet wird, die eine Halbleiterlegierung (Ge x Si 1-x ) aufweist, wobei ein Anteil x eines zweiten Halbleitermaterials frei einstellbar ist. Auf der verspannten Halbleiterschicht (4) ist ferner eine Gate-Isolationsschicht (5) und eine Gate-Schicht (6) ausgebildet, wobei zum Festlegen eines undotierten Kanalgebiets (K) seitlich von der Gate-Schicht zumindest in der verspannten Halbleiterschicht (4) Drain-/Source-Gebiete (D, S) ausgebildet sind. Durch die freie Einstellbarkeit des Ge-Anteils x kann eine Einsatzpannung beliebig eingestellt werden, wodurch sich moderne Logik-Halbleiterbausteine realisieren lassen.
摘要翻译：本发明涉及一种场效应晶体管具有异质结构，其在载体材料，其作为顶层松弛单晶半导体层的第一半导体材料（Si）的具有应变单晶半导体层（4），其具有半导体合金（热克斯的Si1-x）的（3），其包括形成其中，所述第二半导体材料的一小部分，x是可以自由调节。在应变半导体层（4）还包括栅极绝缘层（5）和栅层（6），其特征在于，以在所述栅极层的至少在该应变半导体层的一侧定义一个未掺杂的沟道区域（K）（4）排水形成/源极区（D，S） - 。由于在Ge比例x的自由调节性是Einsatzpannung可以任意地设定，从而导致在现代逻辑半导体器件可被实现。

7. 发明申请

WO2006087044A1 INTEGRIERTE SCHALTUNGSANORDNUNG MIT FELDEFFEKTTRANSISTOR, INSBESONDERE MIT TUNNEL-FELDEFFEKTTRANSISTOR 审中-公开
标题翻译：与场效应晶体管的集成电路，尤其是隧道场效应晶体管，
公开(公告)号：WO2006087044A1
公开(公告)日：2006-08-24
申请号：PCT/EP2005/056659
申请日：2005-12-09
申请人： INFINEON TECHNOLOGIES AG , HOLZ, Jürgen , KAKOSCHKE, Ronald , NIRSCHL, Thomas , PACHA, Christian , SCHULZ, Thomas , SCHMITT-LANDSIEDEL, Doris , SCHRÜFER, Klaus
发明人： HOLZ, Jürgen , KAKOSCHKE, Ronald , NIRSCHL, Thomas , PACHA, Christian , SCHULZ, Thomas , SCHMITT-LANDSIEDEL, Doris , SCHRÜFER, Klaus
IPC分类号： H01L21/8234 , H01L21/8239
CPC分类号： H01L27/0886 , H01L21/823418 , H01L21/823462 , H01L27/1052 , H01L27/1203 , H01L29/66795 , H01L29/7391 , H01L29/7392 , H01L29/78 , H01L29/785 , H01L29/7854 , H01L29/7856
摘要： Integrierte Schaltungsanordnung mit Feldeffekttransistor, insbesondere mit Tunnel-Feldeffekttransistor erläutert werden unter anderem Tunnel-Feldeffekttransistoren, die ein im Vergleich zu anderen Transistoren (T2) auf der gleichen integrierten Schaltungsanordnung (10) dickeres Gatedielektrikum (GDl) haben. Alternativ oder zusätzlich haben diese Tunnel-Feldeffekttransistoren Gate-Bereiche an voneinander abgewandten Seiten eines Kanalausbildungsbereichs bzw. einer grenzfläche zwischen den Anschlussbereichen (Dl, Sl) des Tunnel-Feldeffekttransistors .
摘要翻译：进行说明集成电路装置用的场效应晶体管，特别是具有与在相同的集成电路装置（10）更厚的栅极电介质（GDL）其它晶体管（T2）相比具有其他隧道场效应晶体管之间的隧道场效应晶体管。或者或另外，这些隧道场效应晶体管有一个沟道形成区或隧道场效应晶体管的连接区域（DI，SI）之间的界面的相反侧的栅极区域。

8. 发明申请

WO2004034458A1 FELDEFFEKTTRANSISTOR MIT LOKALER SOURCE-/DRAINISOLATION SOWIE ZUGEHÖRIGES HERSTELLUNGSVERFAHREN 审中-公开
标题翻译：与局部源极/漏极绝缘和相关方法场效应晶体管
公开(公告)号：WO2004034458A1
公开(公告)日：2004-04-22
申请号：PCT/DE2003/003130
申请日：2003-09-19
申请人： INFINEON TECHNOLOGIES AG , HOLZ, Jürgen , SCHRÜFER, Klaus , TEWS, Helmut
发明人： HOLZ, Jürgen , SCHRÜFER, Klaus , TEWS, Helmut
IPC分类号： H01L21/336
CPC分类号： H01L29/66636 , H01L21/283 , H01L21/30604 , H01L21/31 , H01L21/3205 , H01L29/0653 , H01L29/41783
摘要： Die Erfindung betrifft einen Feldeffekttransistor mit lokaler Source-/Drainisolation sowie ein zugehöriges Herstellungsverfahren, wobei in einem Halbleitersubstrat (1) eine Sourcevertiefung (SV) und eine Drainvertiefung (DV) voneinander beabstandet ausgebildet sind und eine Vertiefungs-Isolationsschicht (VI) zumindest in einem Bodenbereich der Source- und Drainvertiefung (SV, DV) ausgebildet ist und eine elektrisch leitende Füllschicht (F) zur Realisierung von Source- und Draingebieten (S, D) die Source- und Drainvertiefungen (SV, DV) auffüllt. Gemeinsam mit einem Gatedielektrikum (3) und einer Gateschicht (4) erhält man auf diese Weise einen Feldeffekttransistor mit verringerten Junction-Kapazitäten.
摘要翻译：本发明涉及一种与本地源的场效应晶体管/漏极绝缘以及其制造方法，其中，在半导体衬底（1）的源极凹槽（SV）和漏极凹槽（DV）形成彼此和在底部的凹部的绝缘层（VI）至少隔开源极和漏极凹部（SV，DV）形成，为实现源的导电填料（F）和漏区（S，D），所述源极和漏极阱（SV，DV）填满。连同栅极电介质（3）和栅极层（4）以这种方式获得，场效应晶体管具有减小的结电容。

9. 发明申请

WO2004032201A2 METHOD FOR PRODUCING LOW-RESISTANCE OHMIC CONTACTS BETWEEN SUBSTRATES AND WELLS IN CMOS INTEGRATED CIRCUITS 审中-公开
标题翻译： CMOS集成电路中用于在衬底和阱之间产生低电阻欧姆接触的方法
公开(公告)号：WO2004032201A2
公开(公告)日：2004-04-15
申请号：PCT/EP2003/010218
申请日：2003-09-13
申请人： INFINEON TECHNOLOGIES AG
发明人： MAHNKOPF, Reinhard , NEUMUELLER, Walter , PRIGGE, Odin , SCHAFBAUER, Thomas , SCHRÜFER, Klaus
IPC分类号： H01L21/00
CPC分类号： H01L21/743 , H01L21/266 , H01L21/74 , H01L21/823878 , H01L21/823892
摘要： A method of fabricating a semiconductor connective region of a first conductivity type through a semiconductor layer of a second conductivity type which at least partly separates a bulk portion of semiconductor body (substrate) of the first conductivity type from a semiconductor well of the first conductivity type includes a step of implanting ions into a portion of the layer to convert the conductivity of the implanted portion to the first conductivity type. This electrically connects the well to the bulk portion of the body. Any biasing potential applied to the bulk portion of the body is thus applied to the well. This eliminates any need to form a contact in the well for biasing the well and thus allows the well to be reduced in size.
摘要翻译：通过第二导电类型的半导体层来制造第一导电类型的半导体连接区的方法，所述第二导电类型的半导体层至少部分地将第一导电类型的半导体本体（衬底）的体部分与第一导电类型的半导体阱包括将离子注入到该层的一部分中以将注入部分的导电性转换成第一导电类型的步骤。这将井与身体的主体部分电连接。因此施加到本体的主体部分的任何偏置电势都施加到井上。这消除了任何需要在井中形成接触以偏置井，从而允许井的尺寸减小的问题。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式