专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2003079455A1 横型接合型電界効果トランジスタおよびその製造方法审中-公开
标题翻译：横向功能场效应晶体管及其制造方法
公开(公告)号：WO2003079455A1
公开(公告)日：2003-09-25
申请号：PCT/JP2002/012608
申请日：2002-12-02
申请人：住友電気工業株式会社 , 藤川一洋 , 原田真 , 弘津研一 , 初川聡 , 星野孝志 , 松波弘之 , 木本恒暢
发明人：藤川一洋 , 原田真 , 弘津研一 , 初川聡 , 星野孝志 , 松波弘之 , 木本恒暢
IPC分类号： H01L29/808
CPC分类号： H01L29/0634 , H01L29/1058 , H01L29/1066 , H01L29/42316 , H01L29/66893 , H01L29/808
摘要：この横型接合型電界効果トランジスタによれば、第３半導体層（１３）中のソース／ドレイン領域層（６，８）の間には、第２半導体層（１２）および第３半導体層（１３）にまたがるように、下面が第２半導体層（１２）にまで延在するように設けられ、第２半導体層（１２）の不純物濃度よりも高いｐ型の不純物濃度を含む第１ゲート電極層（１８Ａ）が設けられている。また、第５半導体層（１５）中のソース／ドレイン領域層（６，８）の間には、下面が第４半導体層（１４）にまで延在するように設けられ、第１ゲート電極層（１８Ａ）とほぼ同じ不純物濃度を有し、かつ、同電位を有するｐ型の不純物を含む第２ゲート電極層（１８Ｂ）が設けられている。その結果、良好な耐圧性能を維持したままオン抵抗を低減可能とする構造を有する横型接合型電界効果トランジスタを提供することを可能とする。
摘要翻译：横向结型场效应晶体管具有第一栅电极层（18A）。具有比第二半导体层（12）的杂质浓度高的p型杂质浓度的该第一电极层设置在延伸到两者中的第三半导体层（13）中的源极/漏极区域（6,8）之间第二半导体层（12）和第三半导体层。第一电极层的下表面延伸到第二半导体层（12）中。在源极/漏极区域（6,8）之间设置第二栅极电极层（18B），其含有与第一栅电极层（18A）的杂质浓度几乎相同的p型荧光体和相同的电位，在第五半导体层（15）中。第二栅电极层的下表面延伸到第四半导体层（14）中。结果，提供了具有用于降低导通电阻同时保持良好的击穿电压性能的结构的横向结型场效应晶体管。

2. 发明申请

WO2004010489A1 縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法审中-公开
标题翻译：垂直连接场效应晶体管及其制造方法
公开(公告)号：WO2004010489A1
公开(公告)日：2004-01-29
申请号：PCT/JP2003/009412
申请日：2003-07-24
申请人：住友電気工業株式会社 , 星野孝志 , 原田真 , 藤川一洋 , 初川聡 , 弘津研一
发明人：星野孝志 , 原田真 , 藤川一洋 , 初川聡 , 弘津研一
IPC分类号： H01L21/337
CPC分类号： H01L29/66068 , H01L29/0634 , H01L29/1058 , H01L29/1066 , H01L29/1608 , H01L29/2003 , H01L29/66446 , H01L29/66909 , H01L29/8083
摘要： A vertical JFET (1a) comprising an n-type drain semiconductor part (2), an n-type drift semiconductor part (3), a p -type gate semiconductor part (4), an n-type channel semiconductor part (5), an n -type source semiconductor part (7), and a p -type gate semiconductor part (8). The n-type drift semiconductor part (3) is provided on the major surface of the n-type drain semiconductor part (2) and has first through fourth regions (3a-3d) extending in the direction intersecting the major surface. The p -type gate semiconductor part (4) is provided on the first through third regions (3a-3c) of the n-type drift semiconductor part (3). The n-type channel semiconductor part (5) is provided along the p -type gate semiconductor part (4) and connected electrically with the fourth region (3d) of the n-type drift semiconductor part (3).
摘要翻译：包括n型漏极半导体部分（2），n型漂移半导体部分（3），ap +型栅极半导体部分（4），n型沟道半导体部分（4）的垂直JFET（1a） 5），n +型源极半导体部（7）和ap +型栅极半导体部（8）。 n型漂移半导体部件（3）设置在n型漏极半导体部件（2）的主表面上，并且具有沿与主表面相交的方向延伸的第一至第四区域（3a-3d）。 p +型栅极半导体部件（4）设置在n型漂移半导体部件（3）的第一至第三区域（3a-3c）上。 n型沟道半导体部件（5）沿着p +型栅极半导体部件（4）设置并与n型漂移半导体部件（3）的第四区域（3d）电连接。

3. 发明申请

WO2002103807A1 横型接合型電界効果トランジスタ审中-公开
标题翻译：横向连接型场效应晶体管
公开(公告)号：WO2002103807A1
公开(公告)日：2002-12-27
申请号：PCT/JP2002/005816
申请日：2002-06-11
申请人：住友電気工業株式会社 , 原田真 , 弘津研一 , 松波弘之 , 木本恒暢
发明人：原田真 , 弘津研一 , 松波弘之 , 木本恒暢
IPC分类号： H01L29/808
CPC分类号： H01L29/808 , H01L29/0623 , H01L29/1066 , H01L29/1608
摘要： The basic structure of this lateral JFET comprises an n type semiconductor layer (3) consisting of an n type impurity area, and a p type semiconductor layer consisting of a p type impurity area and formed on this n type semiconductor layer (3). In addition, provided in this p type semiconductor layer are a p+ type gate area layer (7) extending up to the n type semiconductor layer (3) and containing a p type impurity concentration higher than that of the n type semiconductor layer (3), and an n+ type drain area layer (9) positioned a specified distance apart from the p+ type gate area layer (7) and containing an n type impurity concentration higher than that of the n type semiconductor layer (3). This arrangement can provide a lateral JFET capable of retaining a high withstand voltage performance and reducing an on−resistance.
摘要翻译：该横向JFET的基本结构包括由n型杂质区组成的n型半导体层（3）和由p型杂质区构成的p型半导体层，形成在该n型半导体层（3）上。此外，在该p型半导体层中设置有向n型半导体层（3）延伸并且含有高于n型半导体层（3）的p型杂质浓度的p +型栅极区域层（7）以及与p +型栅极区域（7）隔开规定距离并且包含比n型半导体层（3）的n型杂质浓度高的n型杂质浓度的n +型漏极区域层（9）。这种布置可以提供能够保持高耐压性能并降低导通电阻的横向JFET。

4. 发明申请

WO2004097914A1 半導体装置の製造方法审中-公开
标题翻译：制造半导体器件的方法
公开(公告)号：WO2004097914A1
公开(公告)日：2004-11-11
申请号：PCT/JP2004/005649
申请日：2004-04-20
申请人：住友電気工業株式会社 , 藤川一洋 , 原田真
发明人：藤川一洋 , 原田真
IPC分类号： H01L21/265
CPC分类号： H01L21/266 , H01L21/046 , H01L21/0465
摘要：高温下、イオンを高エネルギで加速して行なうイオン注入を可能とし、半導体基板（１，１０１）、特にＳｉＣ半導体基板への領域選択的で、十分な深さの不純物注入を簡便に行なうことのできる半導体装置の製造方法を提供することを目的とする。このため、本発明の半導体装置の製造方法は、半導体基板（１，１０１）の表面に、ポリイミド樹脂膜（２）、または、ＳｉＯ2膜（１０７ａ，１０７ｂ）と金属薄膜（１０５）を備えるマスク層を形成する工程と、不純物イオンの注入を行なう工程を備えることを特徴とする。
摘要翻译：公开了一种制造半导体器件的方法，其能够在高温下执行离子注入，其中离子由高能量加速。该方法能够简单地进行选择性且足够深的杂质注入到半导体衬底（1,101）中，特别是进入SiC半导体衬底。制造装置的方法的特征在于包括在半导体衬底（1,101）的表面上形成掩模层的步骤，该掩模层由聚酰亚胺树脂膜（2）或SiO 2膜（107a，107b）组成）和金属薄膜（105），以及用于注入杂质离子的步骤。

5. 发明申请

WO2009104299A1 半導体装置および半導体装置の製造方法审中-公开
标题翻译：半导体器件及制造半导体器件的方法
公开(公告)号：WO2009104299A1
公开(公告)日：2009-08-27
申请号：PCT/JP2008/068013
申请日：2008-10-03
申请人：住友電気工業株式会社 , 藤川一洋 , 原田真
发明人：藤川一洋 , 原田真
IPC分类号： H01L21/338 , H01L21/28 , H01L21/337 , H01L29/04 , H01L29/201 , H01L29/778 , H01L29/78 , H01L29/808 , H01L29/812
CPC分类号： H01L29/808 , H01L21/047 , H01L29/045 , H01L29/0634 , H01L29/1608 , H01L29/6606 , H01L29/812
摘要：　六方晶ＳｉＣの基板の主表面の、（０００１）面に直交する面とのなす最小角度が１°以下である方向、たとえば（０００１）方向に垂直な［０００１］方向とのなす最小角度が１°以下である方向を向くように準備する。以上のようにして準備した基板の一方の主表面上に、横型の半導体装置を形成する。このことにより、六方晶ＳｉＣの基板の主表面が（０００１）方向に沿った方向を向いた横型の半導体装置に比べ、耐電圧の値を大きく改善することができた。
摘要翻译：制备六方晶系SiC基片，使主表面垂直于与（0001）面相交的面的最小角度为1°或更小。主表面转向与垂直于（0001）方向的[0001]方向的最小角度为1°或更小的方向。通过这样的布置，与六边形SiC衬底的主表面转向沿（0001）方向的方向的横向半导体器件相比，可以显着提高击穿电压。

6. 发明申请

WO2004112150A1 電界効果トランジスタ审中-公开
标题翻译：场效应晶体管
公开(公告)号：WO2004112150A1
公开(公告)日：2004-12-23
申请号：PCT/JP2004/007397
申请日：2004-05-21
申请人：住友電気工業株式会社 , 藤川一洋 , 原田真 , 松波弘之 , 木本恒暢
发明人：藤川一洋 , 原田真 , 松波弘之 , 木本恒暢
IPC分类号： H01L29/808
CPC分类号： H01L29/66901 , H01L29/0634 , H01L29/1608 , H01L29/808
摘要：ＳｉＣ単結晶基板（１）上に、電界緩和層（１２）およびｐ-型バッファ層（２）が形成されている。電界緩和層（１２）は、ｐ-型バッファ層（２）とＳｉＣ単結晶基板（１）との間においてＳｉＣ単結晶基板（１）と接するように形成されている。ｐ-型バッファ層（２）上にはｎ型半導体層（３）が形成されている。ｎ型半導体層（３）上にはｐ型半導体層（１０）が形成されている。ｐ型半導体層（１０）の中には、所定の間隔を隔ててｎ+型ソース領域層（４）およびｎ+型ドレイン領域層（５）が形成されている。ｎ+型ソース領域層（４）とｎ+型ドレイン領域層（５）とによって挟まれたｐ型半導体層（１０）の領域の部分には、ｐ+型ゲート領域層（６）が形成されている。
摘要翻译：在SiC单晶衬底（1）上形成电场调节层（12）和p型缓冲层（2）。在p型缓冲层（2）和与SiC单晶衬底（1）接触的SiC单晶衬底（1）之间形成电场调节层（12）。在p型缓冲层（2）上形成n型半导体层（3）。在n型半导体层（3）上形成p型半导体层（10）。在p型半导体层（10）内以一定的距离形成n +型源极区（4）和n +型漏极区（5）。在位于n +型源区域层（4）和n +型源区域层（4）之间的p型半导体层（10）的一部分中形成p +型栅极区域层（6）型漏极区域层（5）。

7. 发明申请

WO2008072482A1 半導体装置の製造方法审中-公开
标题翻译：半导体器件制造方法
公开(公告)号：WO2008072482A1
公开(公告)日：2008-06-19
申请号：PCT/JP2007/073078
申请日：2007-11-29
申请人：住友電気工業株式会社 , 玉祖秀人 , 藤川一洋 , 原田真
发明人：玉祖秀人 , 藤川一洋 , 原田真
IPC分类号： H01L21/265 , H01L21/28 , H01L29/417 , H01L29/78
CPC分类号： H01L29/7802 , H01L21/0465 , H01L29/1608 , H01L29/66068
摘要：　半導体（１０２）の表面の一部にイオン注入マスク（１０３）を形成する第１工程と、イオン注入マスク（１０３）が形成されている領域以外の半導体（１０２）の表面の露出領域の少なくとも一部に第１ドーパントのイオンを注入して第１ドーパント注入領域（１０６）を形成する第２工程と、第１ドーパント注入領域（１０６）の形成後にイオン注入マスク（１０３）の一部を除去して半導体（１０２）の表面の露出領域を拡大する第３工程と、拡大した半導体（１０２）の表面の露出領域の少なくとも一部に第２ドーパントのイオンを注入して第２ドーパント注入領域（１０７）を形成する第４工程と、を含む、半導体装置の製造方法である。
摘要翻译：一种半导体器件制造方法，包括在半导体（102）的表面的部分区域中形成离子注入掩模（103）的第一步骤，将第一掺杂剂的离子注入暴露的第一掺杂剂的至少一部分的第二步骤除了形成离子注入掩模（103）的区域以外的半导体（102）的表面的区域，形成第一掺杂剂注入区（106），第三步骤，去除部分离子注入掩模（103）在形成第一掺杂剂注入区域（106）以扩大半导体（102）的表面的暴露区域之后，以及第四步骤，将第二掺杂剂的离子注入至半导体（102）的表面以形成第二掺杂剂注入区（107）。

8. 发明申请

WO2009075124A1 半導体装置の製造方法および半導体装置审中-公开
标题翻译：半导体器件制造方法和半导体器件
公开(公告)号：WO2009075124A1
公开(公告)日：2009-06-18
申请号：PCT/JP2008/064862
申请日：2008-08-21
申请人：住友電気工業株式会社 , 藤川一洋 , 原田真 , 並川靖生 , 増田健良
发明人：藤川一洋 , 原田真 , 並川靖生 , 増田健良
IPC分类号： H01L21/265 , H01L21/336 , H01L29/12 , H01L29/78
CPC分类号： H01L29/7802 , H01L21/046 , H01L21/67109 , H01L29/45 , H01L29/66068 , Y10T117/1068 , Y10T117/1088
摘要：　熱処理工程においてウェハの表面荒れを十分抑制することにより、当該表面荒れに起因した特性の低下を抑制することが可能な半導体装置の製造方法、および表面荒れに起因した特性の低下が抑制された半導体装置を提供する。　半導体装置としてのＭＯＳＦＥＴの製造方法は、炭化珪素からなるウェハ３を準備する工程と、ウェハ３を加熱することにより、活性化アニールを実施する活性化アニール工程とを備えている。そして、活性化アニール工程においては、ウェハ３が、ウェハ３とは別の発生源であるＳｉＣ片６１から発生した炭化珪素の蒸気を含む雰囲気中において加熱される。
摘要翻译：一种半导体器件制造方法，其能够通过充分防止热处理工序中的表面粗糙度，防止由于表面粗糙度而导致的表面粗糙度引起的特性劣化，以及防止由表面粗糙度引起的特性劣化的半导体器件。制造作为半导体器件的MOSFET的方法包括制备由碳化硅制成的晶片（3）的步骤和通过加热晶片（3）进行活化退火的活化退火步骤。在活化退火工序中，将晶片（3）在不同于晶片（3）的SiC源（61）产生的含有碳化硅蒸气的气氛中进行加热。

9. 发明申请

WO2006077674A1 接合型電界効果トランジスタ审中-公开
标题翻译：连接场效应晶体管
公开(公告)号：WO2006077674A1
公开(公告)日：2006-07-27
申请号：PCT/JP2005/016481
申请日：2005-09-08
申请人：住友電気工業株式会社 , 藤川一洋 , 原田真
发明人：藤川一洋 , 原田真
IPC分类号： H01L21/337 , H01L29/808 , H01L29/80
CPC分类号： H01L29/808 , H01L29/1608 , H01L29/8083
摘要：　接合型電界効果トランジスタ（２０）は、チャネル領域を有するｎ型の半導体層（１）と、チャネル領域の上に形成された緩衝層（３）と、緩衝層（３）の上に形成されたｐ + 領域（４ａ，４ｂ）とを備えている。緩衝層（３）における電子の濃度は、半導体層（１）における電子の濃度よりも低い。緩衝層（３）における電子の濃度は、半導体層（１）における電子の濃度の１０分の１以下であることが好ましい。これにより、閾値電圧を容易に制御することができ、チャネルの飽和電流密度を容易に制御することができる。
摘要翻译：结型场效应晶体管（20）包括具有沟道区的n型半导体层（1），形成在沟道区上的缓冲层（3）和p + +区域（4a， 4b）形成在缓冲层（3）上。缓冲器（3）的电子浓度低于半导体层（1）的电子浓度。缓冲层（3）的电子浓度优选为半导体层（1）的电子浓度的十分之一以下。由此，可以容易地控制阈值电压，并且可以容易地控制通道饱和电流密度。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式