专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2010131477A1 不揮発性記憶装置及び不揮発性記憶装置へのデータ書込み方法审中-公开
标题翻译：非易失性存储器件和将数据写入非易失性存储器件的方法
公开(公告)号：WO2010131477A1
公开(公告)日：2010-11-18
申请号：PCT/JP2010/003264
申请日：2010-05-14
申请人：パナソニック株式会社 , 加藤佳一 , 村岡俊作 , 高木剛
发明人：加藤佳一 , 村岡俊作 , 高木剛
IPC分类号： G11C13/00
CPC分类号： G11C13/0069 , G11C11/14 , G11C11/5685 , G11C13/0002 , G11C13/0007 , G11C13/0038 , G11C2013/0073 , G11C2013/009 , G11C2213/15 , G11C2213/34 , G11C2213/79 , G11C2213/82
摘要：抵抗変化層は、第２抵抗状態（ＲＬ）へ変化する際に電極間電圧が負電圧である第１電圧（Ｖ１）に達すると抵抗値の低下が停止し、第１抵抗状態（ＲＨ）へ変化する際に電極間電圧が第１電圧と絶対値が同じ正電圧である第２電圧（Ｖ２）に達すると抵抗値の上昇が開始し、第１抵抗状態へ変化する際に電極間電圧が第２電圧より大きな第３電圧（Ｖ３）に達すると電極間電圧を第３電圧に保つように電極間電流を流し、第１抵抗状態へ変化する際に電極間電圧が第２電圧以上第３電圧未満の間は電極間電流が第１電流値（Ｉｌｉｍ）に達すると抵抗値の上昇が停止する特性を有し、負荷抵抗は、電気的パルス印加装置が第２印加電圧（ＶＰ２）の電気的パルスを出力する際、第２印加電圧から第３電圧を減じた電圧が負荷抵抗に印加されたときの電流が第１電流値以下となる特性を持つ。
摘要翻译：可变电阻层具有当电极间电压达到变为第二电阻状态（RL）时的负电压的第一电压（V1）时停止电阻值的降低的特性，并且增加当电极间电压达到与变为第一电阻状态（RH）时的第一电压相同的绝对值的正电压的第二电压（V2）时开始电阻值，以及其中，当电极间电压达到第三电压（V3）时，在变为第一电阻状态时，使电极间电流通过，以使电极间电压维持在第三电压，并且当电极间电流达到第一电流值（Ilim）时电阻值的增加停止，同时电极间电压不小于第二电压但小于第三电压改变到第一阻力状态的时间。负载电阻具有这样的特征，其中当电脉冲施加装置输出第二施加电压（VP2）的电脉冲时，当从第二施加电压减去第三电压之后的电压时，电流不大于第一电流值应用于负载电阻。

2. 发明申请

WO2008126365A1 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ审中-公开
标题翻译：非易失性存储器件，非易失性存储器元件和非易失性存储器元件阵列
公开(公告)号：WO2008126365A1
公开(公告)日：2008-10-23
申请号：PCT/JP2008/000766
申请日：2008-03-27
申请人：パナソニック株式会社 , 小佐野浩一 , 藤井覚 , 村岡俊作
发明人：小佐野浩一 , 藤井覚 , 村岡俊作
IPC分类号： H01L27/10 , G11C13/00 , H01L45/00 , H01L49/00
CPC分类号： G11C13/003 , G11C13/0007 , G11C2213/32 , G11C2213/74 , G11C2213/76 , G11C2213/79 , H01L27/101 , H01L27/2409 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/1625 , Y10S257/904 , Y10S257/924
摘要：第１電極（１１１）と、第２電極（１１２）と、電極間に介在されて電極間に与えられる電気的信号に基づいて複数の抵抗状態の間で可逆的に抵抗値が変化する可変抵抗層（１１３）と、第１電極と接続された第１端子（１０３）と、第２電極と接続された第２端子（１０４）とを備え、可変抵抗層は、少なくともタンタル酸化物を含み、タンタル酸化物をＴａＯｘと表した場合に、０＜ｘ＜２．５を満足するように構成され、低抵抗状態にあるときの電極間の抵抗値をＲＬとし、高抵抗状態にあるときの電極間の抵抗値をＲＨとし、第１端子から第１電極と可変抵抗層と第２電極とを経由して第２端子に至る電流経路のうち、可変抵抗層を除いた部分の抵抗値をＲ０とするとき、Ｒ０がＲＬ＜Ｒ０を満たす不揮発性記憶装置とする。
摘要翻译：非易失性存储器件包括第一电极（111），第二电极（112）和可变电阻层（113），该可变电阻层（113）介于电极之间，其电阻值通过给定的电信号在电阻状态之间可逆地改变在电极之间，连接到第一电极的第一端子（103）和连接到第二电极的第二端子（104）。可变电阻层至少含有氧化钽。当氧化钽以TaOx表示时，满足0

3. 发明申请

WO2010125805A1 抵抗変化型不揮発性記憶素子の書き込み方法及び抵抗変化型不揮発性記憶装置审中-公开
标题翻译：写入电阻变化非易失性存储器元件的方法和电阻变化的非易失性存储器件
公开(公告)号：WO2010125805A1
公开(公告)日：2010-11-04
申请号：PCT/JP2010/003015
申请日：2010-04-27
申请人：パナソニック株式会社 , 東亮太郎 , 島川一彦 , 村岡俊作 , 河合賢
发明人：東亮太郎 , 島川一彦 , 村岡俊作 , 河合賢
IPC分类号： G11C13/00 , H01L27/10 , H01L45/00 , H01L49/00
CPC分类号： G11C13/0007 , G11C13/004 , G11C13/0064 , G11C13/0069 , G11C2013/0054 , G11C2013/0073 , G11C2013/0083 , G11C2013/009 , G11C2013/0092 , G11C2213/15 , G11C2213/32 , G11C2213/56 , G11C2213/79
摘要：ハーフＬＲの状態が出現し得る抵抗変化素子であっても、正常な低抵抗状態に修正し、抵抗変化ウィンドウを最大限確保することを可能とする抵抗変化素子の書き込み方法を提供する。印加する電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する抵抗変化素子(１０ａ)に対するデータの書き込み方法であって、下部電極(１４ｔ)を基準に上部電極(１１)に印加する電圧として、抵抗変化素子(１０ａ)を高抵抗状態(４０１)にするために正の電圧を印加する高抵抗化書き込みステップ(４０５)と、抵抗変化素子(１０ａ)を低抵抗状態(４０３)及び(４０２)にするために負の電圧を印加する低抵抗化書き込みステップ(４０６)及び(４０８)と、低抵抗化書き込みステップ(４０８)によって負の電圧が印加された後に正の電圧を印加することによって抵抗変化素子(１０ａ)を、低抵抗状態を経て高抵抗状態(４０１)にする低抵抗安定化書き込みステップ(４０４)とを含む。
摘要翻译：提供了一种将数据写入电阻变化元件（10a）的方法，该电阻变化元件（10a）根据施加的电压的极性在高电阻状态和低电阻状态之间可逆地转变。即使对于可以发生半低电阻状态的电阻变化元件，所述方法也可以将元件恢复到正常的低电阻状态并确保最大电阻变化窗口。该方法包括：通过施加正电压将电阻变化元件（10a）设定为高电阻状态（401）的电阻上升写入步骤（405）通过施加负电压将电阻变化元件（10a）设置为低电阻状态（403和402）的电阻降低写步骤（406和408）以及通过在施加负电压之后施加正电压将电阻变化元件（10a）通过低电阻状态移动到高电阻状态（401）的低电阻稳定写入步骤（404）的电阻降低写入步骤（408）。将上述电压施加到上电极（11），并且相对于下电极（14t）给出所述电压的极性。

4. 发明申请

WO2008149484A1 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置审中-公开
标题翻译：非易失性存储元件及其制造方法和非易失性存储元件的非线性半导体器件
公开(公告)号：WO2008149484A1
公开(公告)日：2008-12-11
申请号：PCT/JP2008/000745
申请日：2008-03-26
申请人：パナソニック株式会社 , 神澤好彦 , 片山幸治 , 藤井覚 , 村岡俊作 , 小佐野浩一 , 三谷覚 , 宮永良子 , 高木剛 , 島川一彦
发明人：神澤好彦 , 片山幸治 , 藤井覚 , 村岡俊作 , 小佐野浩一 , 三谷覚 , 宮永良子 , 高木剛 , 島川一彦
IPC分类号： H01L27/10 , G11C13/00 , H01L45/00 , H01L49/00
CPC分类号： H01L27/101 , G11C13/0007 , G11C13/004 , G11C13/0069 , G11C2013/0073 , G11C2213/32 , G11C2213/71 , G11C2213/72 , G11C2213/79 , H01L27/2409 , H01L27/2436 , H01L27/2481 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1625 , H01L45/1675 , Y10S438/90
摘要：　本発明の不揮発性記憶素子は、第１電極層(103)と、第２電極層(107)と、第１電極層(103)と第２電極層(107)との間に介在し、両電極(103),(107)間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層(106)とを備え、この抵抗変化層(106)は、ＴａＯｘ（但し、０≦ｘ＜２.５）で表される組成を有する第１のタンタル含有層と、少なくともＴａＯｙ（但し、ｘ＜ｙ）で表される組成を有する第２のタンタル含有層とが積層された積層構造を有している。
摘要翻译：非易失性存储元件设置有介于第一电极层（103）和第二电极层（107）之间的第一电极层（103），第二电极层（107）和电阻变化层（106）并且具有基于在两个电极（103）和（107）之间给出的电信号可逆地改变的电阻值。该电阻变化层（106）具有层叠结构，其中具有由TaOx（其中，0 = x <2.5）表示的组成的第一含钽层和具有由TaOy表示的组成的第二含钽层（其中， x

5. 发明申请

WO2010109876A1 抵抗変化素子の駆動方法及び不揮発性記憶装置审中-公开
标题翻译：驱动电阻变化元件的方法和非易失性存储器件
公开(公告)号：WO2010109876A1
公开(公告)日：2010-09-30
申请号：PCT/JP2010/002125
申请日：2010-03-25
申请人：パナソニック株式会社 , 村岡俊作 , 高木剛 , 三谷覚 , 片山幸治
发明人：村岡俊作 , 高木剛 , 三谷覚 , 片山幸治
IPC分类号： H01L27/10 , G11C13/00 , H01L45/00 , H01L49/00
CPC分类号： G11C13/0007 , G11C13/0069 , G11C2013/0083 , G11C2213/72 , G11C2213/79 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1625
摘要：　第１の極性の書き込み電圧パルスを金属酸化物層（３）に与えて金属酸化物層（３）の抵抗状態を高から低へ変化させて書き込み状態にする書き込み過程と、第１の極性とは異なる第２の極性の消去電圧パルスを金属酸化物層（３）に与えて金属酸化物層（３）の抵抗状態を低から高へ変化させて消去状態にする消去過程と、第１回目の書き込み過程の前に、第２の極性の初期電圧パルスを金属酸化物層（３）に与えて金属酸化物３の初期状態の抵抗値を変化させる初期過程とを有し、金属酸化物層（３）の初期状態の抵抗値をＲ０、書き込み状態の抵抗値をＲＬ、消去状態の抵抗値をＲＨとし、初期電圧パルスの電圧値をＶ０、書き込み電圧の電圧値をＶｗ、消去電圧パルスの電圧値をＶｅとした場合に、Ｒ０＞ＲＨ＞ＲＬ、且つ｜Ｖ０｜＞｜Ｖｅ｜≧｜Ｖｗ｜を満たす。
摘要翻译：一种驱动电阻变化元件的方法，包括：将金属氧化物层（3）施加第一极性的写入电压脉冲以将金属氧化物层（3）的电阻状态从高变为低的写入处理以便设置写入状态; 将与第一极性不同的第二极性的擦除电压脉冲施加到金属氧化物层（3）的擦除处理，以将金属氧化物层（3）的电阻状态从低位改变为高，以将擦除状态; 以及在第一次执行写入处理之前将金属氧化物层（3）施加第二极性的初始电压脉冲的初始过程，以改变金属氧化物（3）的初始状态的电阻值）; 其中，在金属氧化物层（3）的初始状态的电阻值为R0的情况下，写入状态的电阻值为RL，擦除状态的电阻值为RH，初始电压脉冲的电压值为V0，写入电压的电压值为Vw，擦除电压脉冲的电压值为Ve，R0> RH> RL，| V0 |> | Ve | = | Vw | 满意

6. 发明申请

WO2009141857A1 抵抗変化型不揮発性記憶装置审中-公开
标题翻译：电阻变化非易失性存储器件
公开(公告)号：WO2009141857A1
公开(公告)日：2009-11-26
申请号：PCT/JP2008/003769
申请日：2008-12-15
申请人：パナソニック株式会社 , 島川一彦 , 神澤好彦 , 三谷覚 , 村岡俊作
发明人：島川一彦 , 神澤好彦 , 三谷覚 , 村岡俊作
IPC分类号： H01L27/10 , H01L45/00 , H01L49/00
CPC分类号： H01L27/101 , G11C13/0007 , G11C2213/32 , G11C2213/79 , H01L27/2436 , H01L45/08 , H01L45/1233 , H01L45/1253 , H01L45/146 , H01L45/1625
摘要：メモリセルのトランジスタのサイズを最適化可能とした抵抗変化型不揮発性記憶装置を提供する。下部電極（３０９ａ）と上部電極（３０９ｃ）と両電極間に与えられる極性の異なる電気的信号に基づいて可逆的に変化する抵抗変化層（３０９ｂ）とからなる抵抗変化素子（３０９）と、半導体基板（３０１）と２つのＮ型拡散層領域（３０２ａ、３０２ｂ）とからなるトランジスタ（３１７）とを直列に接続してなるメモリセル（３００）を備え、抵抗変化層（３０９ｂ）は酸素不足型の遷移金属の酸化物を含み、下部電極（３０９ａ）と上部電極（３０９ｃ）は、異なる元素からなる材料によって構成され、下部電極（３０９ａ）の標準電極電位Ｖ 1 と上部電極（３０９ｃ）の標準電極電位Ｖ 2 と前記遷移金属の標準電極電位Ｖ t とがＶ t ＜Ｖ 2 かつＶ 1 ＜Ｖ 2 なる関係を満足し、下部電極（３０９ａ）とＮ型拡散層領域（３０２ｂ）とが接続されている。
摘要翻译：提供一种能够优化存储单元的晶体管的尺寸的电阻变化非易失性存储器件。电阻变化非易失性存储器件包括通过串联连接包括下电极（309a），上电极（309c）和电阻变化层（309b）的电阻变化元件（309）构成的存储单元（300）根据施加在两个电极之间的不同极性的电信号，以及包括半导体衬底（301）和两个N型扩散层区域（302a，302b）的晶体管（317）而变化。电阻变化层（309b）含有过渡金属的氧缺乏氧化物，下部电极（309a）和上部电极（309c）由不同的元素构成的材料形成，下部电极的标准电极电位V1a ），上电极（309c）的标准电极电位V2和过渡金属的标准电极电位Vt满足Vt2和V12的关系，下电极（309a）和N型扩散层区域（302b））连接。

7. 发明申请

WO2009050833A1 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置审中-公开
标题翻译：非易失性存储器元件和非易失性存储器元件的非易失性半导体器件
公开(公告)号：WO2009050833A1
公开(公告)日：2009-04-23
申请号：PCT/JP2008/000827
申请日：2008-03-31
申请人：パナソニック株式会社 , 神澤好彦 , 村岡俊作 , 三谷覚 , 魏志強 , 高木剛
发明人：神澤好彦 , 村岡俊作 , 三谷覚 , 魏志強 , 高木剛
IPC分类号： H01L27/10 , H01L45/00 , H01L49/00
CPC分类号： H01L27/101 , H01L27/2409 , H01L27/2436 , H01L27/2481 , H01L45/08 , H01L45/1233 , H01L45/1253 , H01L45/146 , H01L45/1625
摘要：　本発明の不揮発性記憶素子は、第１電極(503)と、第２電極(505)と、第１電極(503)と第２電極(505)との間に介在され、かつ、第１電極(503)と第２電極(505)の間に接するように構成され、両電極(503),(505)間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層(504)とを備える不揮発性素子において、前記第１電極と前記第２電極が異なる元素からなる材料によって構成されている。
摘要翻译：非易失性存储元件由非易失性元件组成，其包括第一电极（503），第二电极（505）和电阻变化层（504），所述电阻变化层介于第一电极（503）和第二电极（505），并且被配置为与第一电极（503）和第二电极（505）接触，并且基于施加在电极（503,505）之间的电信号可逆地改变其电阻值。在非挥发性元件中，第一电极和第二电极由不同元件组成的材料形成。

8. 发明申请

WO2009041041A1 不揮発性記憶素子及び不揮発性半導体記憶装置、並びにそれらの読み出し方法及び書き込み方法审中-公开
标题翻译：非易失性存储器元件，非易失性半导体存储器件以及从存储元件读取数据的方法和存储器件以及用于在存储器元件和存储器件中写入数据的方法
公开(公告)号：WO2009041041A1
公开(公告)日：2009-04-02
申请号：PCT/JP2008/002657
申请日：2008-09-25
申请人：パナソニック株式会社 , 小佐野浩一 , 村岡俊作 , 藤井覚 , 島川一彦
发明人：小佐野浩一 , 村岡俊作 , 藤井覚 , 島川一彦
IPC分类号： G11C13/00 , H01L27/10 , H01L45/00 , H01L49/00
CPC分类号： H01L27/101 , G11C7/1006 , G11C13/0007 , G11C2013/0076 , G11C2213/32 , G11C2213/34 , G11C2213/79
摘要：　本発明の不揮発性記憶素子(101)は、第１電極(111)と第２電極(113)との間に設けられる可変抵抗層(112)は、４族、５族、又は６族の金属元素の酸化物を含むように構成されており、特定の電圧の電気的パルスが第１電極(111)と第２電極(113)との間に印加された場合に、その抵抗値が高抵抗値ＲＨとなる第１の高抵抗状態及び第２の高抵抗状態、並びにその抵抗値が低抵抗値ＲＬとなる低抵抗状態の何れかの状態をとり得る。
摘要翻译：本发明提供了一种非易失性存储元件（101），包括设置在第一电极（111）和第二电极（113）之间的可变电阻层（112）。可变电阻层（112）包括第4,5或6族金属元素的氧化物。当在第一电极（111）和第二电极（113）之间施加特定电压的电脉冲时，电阻值可以采用高电阻值RH和低电阻值的第一和第二高电阻状态低电阻值RL的状态。

9. 发明申请

WO2010143414A1 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置审中-公开
标题翻译：用于电阻变化的非易失性存储器元件和电阻变化的非易失性存储器件的方法
公开(公告)号：WO2010143414A1
公开(公告)日：2010-12-16
申请号：PCT/JP2010/003802
申请日：2010-06-08
申请人：パナソニック株式会社 , 河合賢 , 島川一彦 , 村岡俊作 , 東亮太郎
发明人：河合賢 , 島川一彦 , 村岡俊作 , 東亮太郎
IPC分类号： G11C13/00
CPC分类号： G11C11/5685 , G11C13/0007 , G11C13/0038 , G11C13/0064 , G11C13/0069 , G11C2013/0071 , G11C2013/0073 , G11C2013/0083 , G11C2213/56 , G11C2213/79
摘要：抵抗変化素子の動作ウィンドウを最大化できる抵抗変化素子の最適な書き込み方法を提供する。その書き込み方法は、印加される電圧パルスの極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する抵抗変化素子に対する書き込み方法であって、準備ステップ（Ｓ５０）と、書き込みステップ（Ｓ５１、Ｓ５１ａ、Ｓ５１ｂ）とを含み、準備ステップ（Ｓ５０）では、抵抗変化素子に対して、電圧が徐々に大きくなる電圧パルスを印加しながら抵抗変化素子の抵抗値を測定することで、高抵抗化が開始する第１の電圧Ｖ１及び抵抗値が最大となる第２の電圧Ｖ２を決定しておき、高抵抗化ステップ（Ｓ５１ａ）では、第１の電圧Ｖ１以上で、かつ、第２の電圧Ｖ２以下の電圧Ｖｐをもつ電圧パルスを抵抗変化素子に印加することで、抵抗変化素子を低抵抗状態（Ｓ５２）から高抵抗状態（Ｓ５３）に遷移させる。
摘要翻译：公开了用于电阻变化元件的最佳写入方法，其中电阻变化元件的操作窗口可以被最大化。该写入方法是用于根据所施加的电压脉冲的极性在高电阻状态和低电阻状态之间可逆地移位的电阻变化元件，并且包括准备步骤（S50）和写入步骤（S51，S51a，S51b ）。准备步骤（S50）适用于电阻变化元件，其中电压逐渐变高的电压脉冲，同时测量电阻变化元件的电阻值，以便确定变化到高的第一电压（V1）电阻开始，电阻值变为最大值的第二电压（V2）。高电阻变化步骤（S51a）将具有在第一电压（V1）至第二电压（V2）之间的电压（Vp）的电压脉冲施加到电阻变化元件，以使电阻变化元件从低电阻状态（S52）到高电阻状态（S53）。

10. 发明申请

WO2010047068A1 不揮発性記憶装置及びそのメモリセルへの書き込み方法审中-公开
标题翻译：非易失存储器件和写入存储器单元的方法
公开(公告)号：WO2010047068A1
公开(公告)日：2010-04-29
申请号：PCT/JP2009/005405
申请日：2009-10-16
申请人：パナソニック株式会社 , 高木剛 , 村岡俊作 , 飯島光輝 , 河合賢 , 島川一彦
发明人：高木剛 , 村岡俊作 , 飯島光輝 , 河合賢 , 島川一彦
IPC分类号： G11C13/00
CPC分类号： G11C13/0069 , G11C13/0007 , G11C13/0064 , G11C2013/0083 , G11C2013/009 , G11C2213/32 , G11C2213/56 , G11C2213/79
摘要：　各メモリセルを構成する選択トランジスタのサイズを大きくすることなく、安定した動作を実現することができる不揮発性記憶装置を提供する。その不揮発性記憶装置（２００）は、第１導電型のＰ型ウェル（３０１ａ）を有する半導体基板（３０１）と、半導体基板（３０１）上に形成された抵抗変化素子（Ｒ１１）とトランジスタ（Ｎ１１）とが直列に接続されて構成されるメモリセル（Ｍ１１）等を複数個具備するメモリセルアレイ（２０２）と、選択されたメモリセル（Ｍ１１）等を構成する抵抗変化素子（Ｒ１１）に書き込み用の電圧パルスが印加されるときに、Ｐ型ウェル（３０１ａ）に、トランジスタ（Ｎ１１）のソース及びドレインに対して順方向となるように、バイアス電圧ＶＢを印加する基板バイアス回路（２２０）とを備える。
摘要翻译：提供了一种非易失性存储装置，其中可以在不增加构成每个存储单元的选择晶体管的尺寸的情况下实现稳定的操作。该非易失性存储装置（200）包括：具有第一导电类型的P型阱（301a）的半导体电路板（301）配备有通过连接形成在半导体电路板（301）上的串联晶体管（N11）和可变电阻元件（R11）构成的多个存储单元（M11）等的存储单元阵列（202）。以及电路板偏置电路（220），该电路板偏置电路（220）施加偏置电压VB，以便当将电压相对于晶体管（N11）的源极和漏极施加到P型阱（301a）的源极和漏极时，施加偏压应用写入构成选择的存储单元（M11）等的可变电阻元件（R11）的脉冲。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式