专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2007059734A1 MULTI-FIN-BAUELEMENT-ANORDNUNG UND VERFAHREN ZUM HERSTELLEN EINER MULTI-FIN-BAUELEMENT-ANORDNUNG 审中-公开
标题翻译： MULTI-FIN-部件布置和制造方法MULTI-FIN-分量布置
公开(公告)号：WO2007059734A1
公开(公告)日：2007-05-31
申请号：PCT/DE2006/002010
申请日：2006-11-16
申请人： INFINEON TECHNOLOGIES AG , BERTHOLD, Jörg , PACHA, Christian , SCHRÜFER, Klaus , VON ARNIM, Klaus
发明人： BERTHOLD, Jörg , PACHA, Christian , SCHRÜFER, Klaus , VON ARNIM, Klaus
IPC分类号： H01L27/12 , H01L21/84 , H01L29/786
CPC分类号： H01L21/845 , H01L27/1211 , H01L29/785
摘要： Es wird eine Multi-Fin-Bauelement-Anordnung bereitgestellt mit einer Mehrzahl von Multi-Fin-Bauelement-Teilanordnungen, wobei jede der Multi-Fin-Bauelement-Teilanordnungen eine Mehrzahl von elektronischen Bauelementen aufweist, welche elektronischen Bauelemente eine Multi-Fin-Struktur aufweisen. Mindestens eine Multi-Fin-Bauelement-Teilanordnung weist mindestens eine Dummy-Struktur auf, welche mindestens eine Dummy-Struktur zwischen mindestens zwei der in der mindestens einen Multi-Fin-Bauelement-Teilanordnung ausgebildeten elektronischen Bauelemente ausgebildet ist. Die mindestens eine Dummy-Struktur ist derart ausgebildet, dass elektrische Charakteristika der in den Multi-Fin-Bauelement-Teilanordnungen ausgebildeten elektronischen Bauelemente aneinander angepasst werden.
摘要翻译：它设置有多个多鳍片元件组件，一个多鳍片器件装置，每一个都具有多个电子元件，所述多鳍片元件组件的电子部件具有多鳍片结构，至少一个多鳍片元件组件包括至少形成在所述至少一个多鳍片元件组件形成的电子元件的至少两个之间的至少一个虚设结构的虚设结构。所述至少一个虚设结构形成的，使得电特性的形成在多鳍片元件组件的电子元件适于彼此。

2. 发明申请

WO2004068689A1 GLEICHRICHTER-SCHALTKREIS, SCHALTKREIS-ANORDNUNG UND VERFAHREN ZUM HERSTELLEN EINES GLEICHRICHTER-SCHALTKREISES 审中-公开
标题翻译：整流电路，电路装置及其制造方法的整流电路
公开(公告)号：WO2004068689A1
公开(公告)日：2004-08-12
申请号：PCT/DE2004/000135
申请日：2004-01-29
申请人： INFINEON TECHNOLOGIES AG , BREDERLOW, Ralf , KLAUK, Hagen , PACHA, Christian , SCHMID, Günter , THEWES, Roland , WEBER, Werner
发明人： BREDERLOW, Ralf , KLAUK, Hagen , PACHA, Christian , SCHMID, Günter , THEWES, Roland , WEBER, Werner
IPC分类号： H02M7/217
CPC分类号： H02M7/217 , H02M7/219
摘要： Die Erfindung betrifft einen Gleichrichter-Schaltkreis (500), eine Schaltkreis-Anordnung und ein Verfahren zum Herstellen eines Gleichrichter-Schaltkreises. Der Gleichrichter-Schaltkreis zum Bereitstellen einer gleichgerichteten Spannung enthält einen ersten (505) und einen zweiten (506) Feldeffekttransistor. Der erste Source-/Drain-Anschluss (505a) des ersten Feldeffekttransistors ist mit einem Gate-Anschluss (506c) des zweiten Feldeffekttransistors gekoppelt. Der erste Source-/ Drain-Anschluss (506a) des zweiten Feldeffekttransistors ist mit einem Gate-Anschluss (505c) des ersten Feldeffekttransistors gekoppelt. Ein zweiter Source-/Drain-Anschluss (505b) des ersten Feldeffekttransistors ist mit einem zweiten Source-/Drain-Anschluss (506b) des zweiten Feldeffekttransistors gekoppelt.
摘要翻译：本发明涉及一种整流电路（500），一个电路装置和用于制造整流电路的方法。整流电路，用于提供经整流的电压，包括第一（505）和第二（506）的场效应晶体管。第一源极/漏极，第一场效应晶体管的端口（505A）被耦合到具有栅极端子（506C）的第二场效应晶体管。第一源极/漏极，第二场效应晶体管的端口（506A）被耦合到具有栅极端子（505C）的第一场效应晶体管。第二源极/漏极，第一场效应晶体管的终端（505B）连接到第二源极/漏极耦接所述第二场效应晶体管的终端（506B）。

3. 发明申请

WO2004038770A2 INTEGRIERTE SCHALTUNGSANORDNUNG MIT KONDENSATOR UND HERSTELLUNGSVERFAHREN 审中-公开
标题翻译：集成电路与电容器和制造方法的配置
公开(公告)号：WO2004038770A2
公开(公告)日：2004-05-06
申请号：PCT/DE2003/003355
申请日：2003-10-10
申请人： INFINEON TECHNOLOGIES AG , BREDERLOW, Ralf , HARTWICH, Jessica , PACHA, Christian , RÖSNER, Wolfgang , SCHULZ, Thomas
发明人： BREDERLOW, Ralf , HARTWICH, Jessica , PACHA, Christian , RÖSNER, Wolfgang , SCHULZ, Thomas
IPC分类号： H01L21/02
CPC分类号： H01L29/785 , H01L21/845 , H01L27/0629 , H01L27/108 , H01L27/10805 , H01L27/10823 , H01L27/10826 , H01L27/1085 , H01L27/10873 , H01L27/10876 , H01L27/10879 , H01L27/1211 , H01L27/13 , H01L28/60 , H01L29/66795
摘要： Erläutert wird unter anderem eine integrierte Schaltungsanordnung (120), die einen Transistor (122), vorzugsweise einen sogenannten FinFET, und einen Kondensator (124) enthält. Die untere Elektrode des Kondensators (124) ist gemeinsam mit einem Kanalbereich des Transistors (122) in einem SOI-Substrat angeordnet. Die Schaltungsanordnung (120) ist einfach herzustellen und hat hervorragende elektronische Eigenschaften.
摘要翻译：其中，说明包括晶体管（122）（优选所谓的FinFET）和电容器（124）的集成电路装置（120）。电容器（124）的下电极与SOI衬底中的晶体管（122）的沟道区共同布置。电路（120）易于制造且具有优异的电子特性。

4. 发明申请

WO2005060099A1 TRANSISTOR-ANORDNUNG ZUM VERRINGERN VON RAUSCHEN, INTEGRIERTER SCHALTKREIS UND VERFAHREN ZUM VERRINGERN DES RAUSCHENS VON FELDEFFEKTTRANSISTOREN 审中-公开
标题翻译：晶体管安排降低噪音，集成电路和方法DECREASE场效应晶体管的噪声
公开(公告)号：WO2005060099A1
公开(公告)日：2005-06-30
申请号：PCT/DE2004/002657
申请日：2004-12-03
申请人： INFINEON TECHNOLOGIES AG , BREDERLOW, Ralf , KOH, Jeongwook , PACHA, Christian , THEWES, Roland
发明人： BREDERLOW, Ralf , KOH, Jeongwook , PACHA, Christian , THEWES, Roland
IPC分类号： H03K17/16
CPC分类号： H03K17/162 , H01L2924/0002 , H01L2924/00
摘要： Die Transistor-Anordnung zum Verringern von Rauschen enthält einen ersten (100a) und einen zweiten (100b) Feldeffekttransistor, von denen jeder einen ersten und einen zweiten Source-/Drain-Anschluss aufweist und einen Steuer-Anschluss zum Anlegen eines ersten oder zweiten Signals aufweist. Die Transistor-Anordnung ist derart eingerichtet, dass alternierend an den Steuer-Anschluss des ersten Feldeffekttransistors das erste Signal (114) und simultan an den Steuer-Anschluss des zweiten Feldeffekttransistors das zweite Signal (111) anlegbar ist, bzw. an den Steuer-Anschluss des ersten Feldeffekttransistors das zweite Signal und simultan an den Steuer-Anschluss des zweiten Feldeffekttransistors das erste Signal anlegbar ist.
摘要翻译：用于降低噪声的晶体管装置包括第一（100A）和第二（100B）场效应晶体管每一个都具有第一和第二源极/漏极端子和用于施加第一或第二信号包括一个控制端，晶体管装置被设置为使得所述第一场效应晶体管的控制端子，所述第一信号（114），并且同时所述第二信号到所述第二场效应晶体管（111）的控制端可以交替地放置，或在控制端子所述第一场效应晶体管和所述第二信号到所述第二场效应晶体管的控制端子，所述第一信号同时施加。

5. 发明申请

WO2004038802A3 INTEGRATED CIRCUIT ARRANGEMENT COMPRISING CAPACITORS AND PREFERABLY PLANAR TRANSISTORS, AND PRODUCTION METHOD 审中-公开
标题翻译：集成电路安排与电容器，优选，平面晶体管和制造方法
公开(公告)号：WO2004038802A3
公开(公告)日：2004-09-10
申请号：PCT/DE0303354
申请日：2003-10-10
申请人： INFINEON TECHNOLOGIES AG , BREDERLOW RALF , HARTWICH JESSICA , PACHA CHRISTIAN , ROESNER WOLFGANG , SCHULZ THOMAS
发明人： BREDERLOW RALF , HARTWICH JESSICA , PACHA CHRISTIAN , ROESNER WOLFGANG , SCHULZ THOMAS
IPC分类号： H01L21/8242 , H01L21/84 , H01L27/108 , H01L27/12
CPC分类号： H01L27/1085 , H01L21/84 , H01L27/10805 , H01L27/1203
摘要： Disclosed is an integrated circuit arrangement (140), among others, comprising a preferably planar transistor (142) and a capacitor (144). The lower electrode of the capacitor (144) is disposed within an SOl substrate along with a channel section of the transistor (142). The inventive circuit arrangement (140) is easy to produce and has excellent electronic properties.
摘要翻译：尤其公开了包含优选平面晶体管（142）和电容器（144）的集成电路装置（140）。电容器（144）的下电极与SOI衬底中的晶体管（142）的沟道区共同布置。电路装置（140）容易制造并具有优异的电子特性。

6. 发明申请

WO2003081675A1 VERFAHREN ZUM HERSTELLEN EINES SOI-FELDEFFEKTTRANSISTORS UND SOI-FELDEFFEKTTRANSISTOR 审中-公开
标题翻译：制造方法SOI场效应晶体管和SOI场效应晶体管
公开(公告)号：WO2003081675A1
公开(公告)日：2003-10-02
申请号：PCT/DE2003/000933
申请日：2003-03-20
申请人： INFINEON TECHNOLOGIES AG , GÖTTSCHE, Ralf , PACHA, Christian , SCHULZ, Thomas , STEINHÖGL, Werner
发明人： GÖTTSCHE, Ralf , PACHA, Christian , SCHULZ, Thomas , STEINHÖGL, Werner
IPC分类号： H01L29/786
CPC分类号： H01L29/785 , H01L21/28123 , H01L29/6656 , H01L29/66772 , H01L29/66795 , H01L29/78642 , H01L29/78648 , H01L29/78654
摘要： Die Erfindung betrifft ein Verfahren zum Herstellen eines SOI-Feldeffekttransistors und einen SOI-Feldeffekttransistor. Bei dem Verfahren zum Herstellen eines SOI-Feldeffekttransistors mit vorgegebenen Transistoreigenschaften wird eine lateral begrenzte Schichtenfolge mit einer Gate-isolierenden Schicht und einem Gate-Bereich auf einem Substrat ausgebildet. Ferner wird auf zumindest einem Teil der Seitenwände der lateral begrenzten Schichtenfolge eine Abstandshalter-Schicht mit vorgegebener Dicke ausgebildet. Mittels Einbringens von Dotierstoff in zwei Oberflächen-Bereiche des Substrats, an welche die Abstandshalter-Schicht angrenzt, werden zwei Source-/Drain-Bereiche mit einem vorgegebenen Dotierstoffkonzentrations-Profil ausgebildet, wobei die Schichtenfolge und die Abstandshalter-Schicht derart eingerichtet sind, dass sie eine Abschattungsstruktur zum Vermeiden des Einbringens von Dotierstoff in einen Oberflächen-Bereich des Substrats zwischen den beiden Source-/Drain-Bereichen bilden. Mittels Einstellens der Dicke der Abstandshalter-Schicht und mittels Einstellens des Dotierstoffkonzentrations-Profils werden die Transistor-Eigenschaften des SOI-Feldeffekttransistors eingestellt.
摘要翻译：本发明涉及一种用于制造SOI场效应晶体管的方法，以及SOI场效应晶体管。在用于制造具有晶体管的特性给定的一个侧向界定层序列用的栅极绝缘层和形成在基板上的栅极区域中的SOI场效应晶体管的方法。此外，形成在侧向界定层序列，具有预定厚度的间隔层的侧壁的至少一部分。将掺杂剂引入到衬底内，其中两个表面区域的手段，间隔层相邻的两个源极/漏极区与预定的掺杂物浓度分布，其中，层的顺序和间隔层被布置成使得它们形成形成遮蔽结构以避免引入的掺杂剂的到两个源/漏区之间的衬底的表面区域。通过设置间隔层和SOI场效应晶体管的晶体管特性的厚度可以通过调节掺杂物浓度分布进行调整。

7. 发明申请

WO2007045202A1 INTEGRIERTER SCHALTKREIS UND VERFAHREN ZUM BETREIBEN EINES INTEGRIERTEN SCHALTKREISES 审中-公开
标题翻译：集成的电路和方法操作集成电路
公开(公告)号：WO2007045202A1
公开(公告)日：2007-04-26
申请号：PCT/DE2006/001716
申请日：2006-09-28
申请人： INFINEON TECHNOLOGIES AG , BERTHOLD, Jörg , EIREINER, Matthias , GEORGAKOS, Georg , HENZLER, Stephan , PACHA, Christian , SCHMITT-LANDSIEDEL, Doris
发明人： BERTHOLD, Jörg , EIREINER, Matthias , GEORGAKOS, Georg , HENZLER, Stephan , PACHA, Christian , SCHMITT-LANDSIEDEL, Doris
IPC分类号： H03K19/007 , G06F11/16
CPC分类号： H03K3/356156
摘要： Der Schaltkreis weist ein erstes Daten-Halteglied (201) mit einem zu diesem parallel geschalteten zweiten Daten-Halteglied (202) auf, wobei das zweite Daten-Halteglied (202) eine längere Setup-Zeit aufweist als das erste Daten-Halteglied (201).
摘要翻译：该电路包括保持构件（201），其具有用于此并联连接的第二数据保持元件（202），其中，所述第二数据保留构件（202）具有更长的建立时间比所述第一数据保持元件（201）的第一数据，

8. 发明申请

WO2006087044A1 INTEGRIERTE SCHALTUNGSANORDNUNG MIT FELDEFFEKTTRANSISTOR, INSBESONDERE MIT TUNNEL-FELDEFFEKTTRANSISTOR 审中-公开
标题翻译：与场效应晶体管的集成电路，尤其是隧道场效应晶体管，
公开(公告)号：WO2006087044A1
公开(公告)日：2006-08-24
申请号：PCT/EP2005/056659
申请日：2005-12-09
申请人： INFINEON TECHNOLOGIES AG , HOLZ, Jürgen , KAKOSCHKE, Ronald , NIRSCHL, Thomas , PACHA, Christian , SCHULZ, Thomas , SCHMITT-LANDSIEDEL, Doris , SCHRÜFER, Klaus
发明人： HOLZ, Jürgen , KAKOSCHKE, Ronald , NIRSCHL, Thomas , PACHA, Christian , SCHULZ, Thomas , SCHMITT-LANDSIEDEL, Doris , SCHRÜFER, Klaus
IPC分类号： H01L21/8234 , H01L21/8239
CPC分类号： H01L27/0886 , H01L21/823418 , H01L21/823462 , H01L27/1052 , H01L27/1203 , H01L29/66795 , H01L29/7391 , H01L29/7392 , H01L29/78 , H01L29/785 , H01L29/7854 , H01L29/7856
摘要： Integrierte Schaltungsanordnung mit Feldeffekttransistor, insbesondere mit Tunnel-Feldeffekttransistor erläutert werden unter anderem Tunnel-Feldeffekttransistoren, die ein im Vergleich zu anderen Transistoren (T2) auf der gleichen integrierten Schaltungsanordnung (10) dickeres Gatedielektrikum (GDl) haben. Alternativ oder zusätzlich haben diese Tunnel-Feldeffekttransistoren Gate-Bereiche an voneinander abgewandten Seiten eines Kanalausbildungsbereichs bzw. einer grenzfläche zwischen den Anschlussbereichen (Dl, Sl) des Tunnel-Feldeffekttransistors .
摘要翻译：进行说明集成电路装置用的场效应晶体管，特别是具有与在相同的集成电路装置（10）更厚的栅极电介质（GDL）其它晶体管（T2）相比具有其他隧道场效应晶体管之间的隧道场效应晶体管。或者或另外，这些隧道场效应晶体管有一个沟道形成区或隧道场效应晶体管的连接区域（DI，SI）之间的界面的相反侧的栅极区域。

9. 发明申请

WO2005088837A1 PULSGENERATOR-SCHALTKREIS UND SCHALTKREIS-ANORDNUNG 审中-公开
标题翻译：脉冲产生电路与电路装置
公开(公告)号：WO2005088837A1
公开(公告)日：2005-09-22
申请号：PCT/DE2005/000263
申请日：2005-02-16
申请人： INFINEON TECHNOLOGIES AG , PACHA, Christian , VON ARNIM, Klaus
发明人： PACHA, Christian , VON ARNIM, Klaus
IPC分类号： H03K3/356
CPC分类号： H03K3/356121
摘要： Die Erfindung betrifft einen Pulsgenerator-Schaltkreis (201) zum Erzeugen eines Eingangssignals für einen Flip-Flop-Schaltkreis aus einem Taktsignal (CLK) und aus einem Datensignal (D), mit einer Ansteuereinheit zum Ansteuern eines Takt-Feldeffekttransistors (205), eines Logik-Feldeffekttransistors (207) und eines Rückkopplungs-Feldeffekttransistors (209), die derart eingerichtet ist, dass zum Erzeugen des Eingangssignals der Takt-Feldeffekttransistor zeitlich nach dem Logik-Feldeffekttransistor und dem Rückkopplungs-Feldeffekttransistor zum Generieren des Flip-Flop-Signals angesteuert wird.
摘要翻译：本发明涉及一种脉冲发生器电路（201），用于生成用于从时钟信号（CLK）和数据信号（D）一个触发器电路的输入信号，具有驱动单元，用于驱动时钟场效应晶体管（205），一个逻辑场效应晶体管（207），并且被布置为使得一个反馈场效应晶体管（209）被驱动以产生在时间上的逻辑场效应晶体管和用于产生所述触发信号的反馈场效应晶体管后的时钟场效应晶体管的输入信号。

10. 发明申请

WO2005031973A3 CMOS-SCHALTKREIS-ANORDNUNG 审中-公开
公开(公告)号：WO2005031973A3
公开(公告)日：2005-04-07
申请号：PCT/DE2004/002079
申请日：2004-09-17
申请人： INFINEON TECHNOLOGIES AG , BERTHOLD, Jörg , BREDERLOW, Ralf , PACHA, Christian , VON ARNIM, Klaus
发明人： BERTHOLD, Jörg , BREDERLOW, Ralf , PACHA, Christian , VON ARNIM, Klaus
IPC分类号： H03K19/017
摘要： Zwischen den Ausgang eines NMOS-Logikschaltkreis ist ein Takt-Transistor und ein zweites Betriebspotential geschaltet, welcher als Leistungsschalter fungiert.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式