专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2006005321A3 METHOD FOR PRODUCING AN INTEGRATED CIRCUIT AND SUBSTRATE COMPRISING A BURIED LAYER 审中-公开
标题翻译：具有弯曲层的集成电路和衬底的制造方法
公开(公告)号：WO2006005321A3
公开(公告)日：2006-02-23
申请号：PCT/DE2005001209
申请日：2005-07-08
申请人： INFINEON TECHNOLOGIES AG , ILICALI GUERKAN , LUYKEN RICHARD JOHANNES , ROESNER WOLFGANG
发明人： ILICALI GUERKAN , LUYKEN RICHARD JOHANNES , ROESNER WOLFGANG
IPC分类号： H01L21/762 , H01L21/84 , H01L27/12
CPC分类号： H01L27/1203 , H01L21/76275 , H01L21/76283 , H01L21/84 , H01L29/78648
摘要： The invention relates to a substrate comprising a buried layer. According to the invention, a silicon carrier wafer has a buried first silicon-germanium-carbon layer, on which a silicon layer is configured.
摘要翻译：具有掩埋层的衬底在硅载体晶片上具有其上形成有硅层的掩埋的第一硅 - 锗 - 碳层。

2. 发明申请

WO2004040668A2 FELDEFFEKTTRANSISTOR-ANORDNUNG UND SCHALTKREIS-ARRAY 审中-公开
标题翻译：场效应晶体管布置和电路阵列
公开(公告)号：WO2004040668A2
公开(公告)日：2004-05-13
申请号：PCT/DE2003/003612
申请日：2003-10-30
申请人： INFINEON TECHNOLOGIES AG , GRAHAM, Andrew , HOFMANN, Franz , HÖNLEIN, Wolfgang , KRETZ, Johannes , KREUPL, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , RÖSNER, Wolfgang , SCHULZ, Thomas , SPECHT, Michael
发明人： GRAHAM, Andrew , HOFMANN, Franz , HÖNLEIN, Wolfgang , KRETZ, Johannes , KREUPL, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , RÖSNER, Wolfgang , SCHULZ, Thomas , SPECHT, Michael
IPC分类号： H01L51/20
CPC分类号： G11C13/025 , B82Y10/00 , G11C2213/17 , H01L27/283 , H01L51/0048 , H01L51/0052 , H01L51/0512
摘要： Die Erfindung betrifft eine Feldeffekttransistor-Anordnung und ein Schaltkreis-Array. Die Feldeffekttransistor-Anordnung enthält ein Substrat, eine erste Verdrahtungsebene mit einem ersten Source-/Drain-Bereich auf dem Substrat und eine zweite Verdrahtungsebene mit einem zweiten Source-/Drain-Bereich über der ersten Verdrahtungsebene. Ferner enthält die Feldeffekttransistor-Anordnung mindestens ein vertikales Nanoelement als Kanal-Bereich, das zwischen den Verdrahtungsebenen angeordnet und mit beiden gekoppelt ist. Das Nanoelement ist zumindest teilweise von elektrisch leitfähigem Material als Gate-Bereich umgeben, wobei elektrisch isolierendes Material als Gate-isolierende Schicht zwischen dem Nanoelement und dem elektrisch leitfähigen Material vorgesehen ist.
摘要翻译：本发明涉及一种场效应晶体管装置和电路阵列。所述场效应晶体管器件包括衬底，其具有第一源的第一布线层中的基板和第二布线层上/漏极区与第二源极/漏极区域在所述第一布线电平。此外，场效应晶体管装置包括至少一个垂直nanoelement作为设置在布线层之间，并耦合到沟道区。纳米元件至少部分地由导电材料包围的栅极区域，所述电绝缘材料作为纳米元件和所述导电材料之间的栅绝缘层提供。

3. 发明申请

WO2004023557A2 HALBLEITERSPEICHER MIT VERTIKALEN SPEICHERTRANSISTOREN IN EINER ZELLENFELDANORDNUNG MIT 1-2F2 - ZELLEN 审中-公开
标题翻译：在WITH 1-2F <2>一种电池技术领域的排列方式垂直存储器晶体管半导体存储器 - 细胞
公开(公告)号：WO2004023557A2
公开(公告)日：2004-03-18
申请号：PCT/EP2003/009296
申请日：2003-08-21
申请人： INFINEON TECHNOLOGIES AG , HOFMANN, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , SCHULZ, Thomas , SPECHT, Michael
发明人： HOFMANN, Franz , LANDGRAF, Erhard , LUYKEN, Richard, Johannes , SCHULZ, Thomas , SPECHT, Michael
IPC分类号： H01L27/115
CPC分类号： H01L29/7926 , H01L21/28282 , H01L27/115 , H01L27/11568 , H01L29/66833 , H01L29/792 , H01L29/7923
摘要： Die Erfindung betrifft einen Halbleiterspeicher mit einer Vielzahl von Speicherzellen, wobei jede der Speicherzellen vier vertikale Speichertransistoren mit Trapping-Schichten umfaßt. Die höheren Kontaktbereiche sind in einer sich schräg zu den Zeilen und Spalten des Zellenfeldes erstreckenden höheren Halbleiterbereichen ausgebildet, wobei die Gateelektrode vorzugsweise an den Stufenseitenflächen des höheren Halbleiterbereichs geführt wird. Eine Speicherdichte von 1-2F 2 pro Bit ist so erzielbar.
摘要翻译：本发明涉及一种具有多个存储器单元的半导体存储器，每个所述存储器单元包括与存储器捕集层四个垂直晶体管。在倾斜于延伸更高半导体区域中的单元阵列的行和列形成在较高的接触区，所述栅极电极优选在较高的半导体区域的工序侧区域进行。 1-2F <2>的每比特的存储密度是可以实现的。

4. 发明申请

WO2003100841A3 VERFAHREN ZUM HERSTELLEN EINER SPEICHERZELLE, SPEICHERZELLE UND SPEICHERZELLEN-ANORDNUNG 审中-公开
公开(公告)号：WO2003100841A3
公开(公告)日：2003-12-04
申请号：PCT/DE2003/001699
申请日：2003-05-26
申请人： INFINEON TECHNOLOGIES AG , HOFMANN, Franz , LUYKEN, Richard, Johannes , SPECHT, Michael
发明人： HOFMANN, Franz , LUYKEN, Richard, Johannes , SPECHT, Michael
IPC分类号： H01L21/28
摘要： Die Erfindung betrifft ein Verfahren zum Herstellen einer Speicherzelle, eine Speicherzelle und eine Speicherzellen-Anordnung. Bei dem Verfahren zum Herstellen einer Speicherzelle wird auf einem Hilfs-Substrat eine erste Gate-isolierende Schicht ausgebildet und ein Floating-Gate auf der ersten Gate-isolierenden Schicht ausgebildet. Ferner wird eine elektrisch isolierende Schicht auf dem Floating-Gate ausgebildet und eine Speicher-Gateelektrode auf der elektrisch isolierenden Schicht ausgebildet. Ein Substrat wird an der Speicher-Gateelektrode befestigt, und das Hilfs-Substrat wird teilweise entfernt. Eine zweite Gate-isolierende Schicht wird auf einem Teil einer freiliegenden Oberfläche des Hilfs-Substrats ausgebildet und eine Lese-Gateelektrode wird auf der zweiten Gate-isolierenden Schicht ausgebildet. Auf einem freiliegenden Oberflächenbereich des verbleibenden Materials des Hilfs-Substrats werden zwei Source-/Drain-Bereiche zwischen einem Kanal-Bereich ausgebildet derart, dass der Kanal-Bereich mit dem Floating-Gate und mit der Lese-Gateelektrode jeweils zumindest teilweise lateral überlappt.

5. 发明申请

WO03088310A2 SUBSTRATE AND METHOD FOR PRODUCING A SUBSTRATE 审中-公开
标题翻译：衬底和方法制备基片
公开(公告)号：WO03088310A2
公开(公告)日：2003-10-23
申请号：PCT/DE0301281
申请日：2003-04-16
申请人： INFINEON TECHNOLOGIES AG , HOFMANN FRANZ , LUYKEN RICHARD JOHANNES , ROESNER WOLFGANG , SPECHT MICHAEL , STAEDELE MARTIN
发明人： HOFMANN FRANZ , LUYKEN RICHARD JOHANNES , ROESNER WOLFGANG , SPECHT MICHAEL , STAEDELE MARTIN
IPC分类号： H01L29/06 , H01L21/02 , H01L21/20 , H01L21/265 , H01L21/336 , H01L21/762 , H01L21/8234 , H01L27/08 , H01L27/088 , H01L27/12 , H01L29/786 , H01L
CPC分类号： H01L21/76262 , H01L21/76251
摘要： The invention relates to a substrate (600) which is provided with a support layer (501). An insulator layer (502) is applied to the support layer (501), comprising at least two areas having respectively different thicknesses. A semi-conductor layer (303) having an FD-area (304) and a PD-area (305) is applied to the surface of the insulating layer (502), comprising a planar surface. The planar surface is the surface which is opposite the insulating layer (502).
摘要翻译：本发明提供一种基板（600），其包括载体层（501）。其中的绝缘层（502）被施加，包括各自具有不同厚度的至少两个区域的载体层（501）上。在绝缘体层的表面（502）是与FD区域（304）和PD区域（305）的半导体层（303）被施加，其具有平坦表面，所述平坦表面与所述表面的绝缘体层（502）对面。

6. 发明申请

WO2003075350A1 INTEGRIERTER FESTWERTSPEICHER, VERFAHREN ZUM BETREIBEN EINES SOLCHEN FESTWERTSPEICHERS SOWIE HERSTELLUNGSVERFAHREN 审中-公开
标题翻译：集成硬盘存储器，用于操作这样的固定值存储器和方法
公开(公告)号：WO2003075350A1
公开(公告)日：2003-09-12
申请号：PCT/EP2003/001583
申请日：2003-02-17
申请人： INFINEON TECHNOLOGIES AG , HOFMANN, Franz , LUYKEN, Richard, Johannes , SCHLÖSSER, Till
发明人： HOFMANN, Franz , LUYKEN, Richard, Johannes , SCHLÖSSER, Till
IPC分类号： H01L27/115
CPC分类号： H01L27/28 , H01L27/2436 , H01L27/2454 , H01L27/2472 , H01L45/04 , H01L45/06 , H01L45/1233 , H01L45/14 , H01L45/147
摘要： Ein integrierter Festwertspeicher enthält Auswahltransistoren mit je einem Drain-Anschluss sowie eine Elektrode zur Zufuhr einer Spannung oder eines Stromes. Es ist eine Schicht zwischen den Drain-Anschlüssen und der Elektrode vorgesehen, deren elektrischer Widerstand durch Einwirkung einer Konfigurierungs-Spannung oder eines Konfigurierungs-Stromes änderbar ist. Die Schicht wird im Backend-Prozess aufgebracht.
摘要翻译：一个集成的只读存储器包括每一个都具有漏极端子和用于供给电压或电流的电极的选择晶体管。本发明提供的漏极端子和电极，其电阻由电压或Konfigurierungs流的配置的作用而改变之间的层。该层在后端工艺中施加。

7. 发明申请

WO02090573A3 BIOCHIP ARRANGEMENT 审中-公开
标题翻译：生物薄片安排
公开(公告)号：WO02090573A3
公开(公告)日：2003-04-10
申请号：PCT/DE0201700
申请日：2002-05-10
申请人： INFINEON TECHNOLOGIES AG , FREY ALEXANDER , HOFMANN FRANZ , LUYKEN RICHARD JOHANNES
发明人： FREY ALEXANDER , HOFMANN FRANZ , LUYKEN RICHARD JOHANNES
IPC分类号： C12Q1/00 , G01N33/543 , C12Q1/68
CPC分类号： C12Q1/00 , G01N33/54373 , G01N33/5438
摘要： The biochip comprises a substrate, at least one sensor, arranged on or in the substrate and an electrically conducting permeation layer, arranged at a given, non-zero separation from the surface of the substrate, to which an electrical voltage may be applied. The biochip arrangement may be used, for example, as a DNA sensor, whereby a receptor molecule, immobilised on the sensor electrode, hybridises a DNA molecule and thus an electrical sensor signal which may be drawn from between sensor electrodes, is influenced in a characteristic manner.
摘要翻译：生物芯片组件包括一基板，至少一个设置在上或在衬底传感器和导电渗透层，其从所述衬底的表面布置在预定的非零的距离，并且其中，电电压可以被施加到。生物芯片布置是有用的，例如，通过固定的捕获分子的DNA传感器杂交的DNA分子上的传感器电极，因此所涉及的传感器电极之间，可移动的电传感器信号特征的影响。

8. 发明申请

WO2002090573A2 BIOCHIP-ANORDNUNG 审中-公开
标题翻译：生物薄片安排
公开(公告)号：WO2002090573A2
公开(公告)日：2002-11-14
申请号：PCT/DE2002/001700
申请日：2002-05-10
申请人： INFINEON TECHNOLOGIES AG , FREY, Alexander , HOFMANN, Franz , LUYKEN, Richard, Johannes
发明人： FREY, Alexander , HOFMANN, Franz , LUYKEN, Richard, Johannes
IPC分类号： C12Q1/00
CPC分类号： C12Q1/00 , G01N33/54373 , G01N33/5438
摘要： Die Biochip-Anordnung weist auf ein Substrat, mindestens einen auf oder in dem Substrat angeordneten Sensor und eine elektrisch leitfähige Permeationsschicht, die in einem vorgegebenen, von Null verschiedenen Abstand von der Oberfläche des Substrats angeordnet ist, und an die eine elektrische Spannung anlegbar ist. Die Biochip-Anordnung ist beispielsweise als DNA-Sensor verwendbar, indem an Sensor-Elektroden immobilisierte Fängermoleküle DNA-Moleküle hybridisieren und so ein zwischen Sensor-Elektroden, abnehmbares elektrisches Sensorsignal charakteristisch beeinflusst wird.
摘要翻译：生物芯片组件包括一基板，至少一个设置在上或在衬底传感器和导电渗透层，其从所述衬底的表面布置在预定的非零的距离，并且其中，电电压可以被施加到。生物芯片布置是有用的，例如，通过固定的捕获分子的DNA传感器杂交的DNA分子上的传感器电极，因此所涉及的传感器电极之间，可移动的电传感器信号特征的影响。

9. 发明申请

WO2004040668A3 FIELD EFFECT TRANSISTOR ASSEMBLY AND AN INTEGRATED CIRCUIT ARRAY 审中-公开
标题翻译：场效应晶体管布局和电路阵列
公开(公告)号：WO2004040668A3
公开(公告)日：2004-07-08
申请号：PCT/DE0303612
申请日：2003-10-30
申请人： INFINEON TECHNOLOGIES AG , GRAHAM ANDREW , HOFMANN FRANZ , HOENLEIN WOLFGANG , KRETZ JOHANNES , KREUPL FRANZ , LANDGRAF ERHARD , LUYKEN RICHARD JOHANNES , ROESNER WOLFGANG , SCHULZ THOMAS , SPECHT MICHAEL
发明人： GRAHAM ANDREW , HOFMANN FRANZ , HOENLEIN WOLFGANG , KRETZ JOHANNES , KREUPL FRANZ , LANDGRAF ERHARD , LUYKEN RICHARD JOHANNES , ROESNER WOLFGANG , SCHULZ THOMAS , SPECHT MICHAEL
IPC分类号： G11C13/02 , H01L29/78 , H01L51/00 , H01L51/30 , H01L51/20
CPC分类号： G11C13/025 , B82Y10/00 , G11C2213/17 , H01L27/283 , H01L51/0048 , H01L51/0052 , H01L51/0512
摘要： The invention relates to a field effect transistor assembly and an integrated circuit array. The field effect transistor assembly contains a substrate, a first wiring plane with a first source/drain region on the substrate and a second wiring plane with a second source/drain region above the first wiring plane. The field effect transistor assembly also comprises at least one vertical nanoelement as a channel region, which is situated between and coupled to both wiring planes. The nanoelement is at least partially surrounded by electrically conductive material, forming a gate region, whereby electrically insulating material is provided between the nanoelement and the electrically conductive material to act as a gate insulating layer.
摘要翻译：本发明涉及一种场效应晶体管装置和一种电路阵列。场效应晶体管装置包括衬底，在衬底上具有第一源极/漏极区域的第一布线平面以及在第一布线平面上具有第二源极/漏极区域的第二布线平面。此外，场效应晶体管装置包含至少一个垂直纳米元件作为沟道区域，其布置在布线平面之间并耦合到两者。纳米元件至少部分地由导电材料包围的栅极区域，所述电绝缘材料作为纳米元件和所述导电材料之间的栅绝缘层提供。

10. 发明申请

WO2004023519A2 HIGH-DENSITY NROM-FINFET 审中-公开
标题翻译： HIGH POET NROM的FinFET
公开(公告)号：WO2004023519A2
公开(公告)日：2004-03-18
申请号：PCT/EP0309297
申请日：2003-08-21
申请人： INFINEON TECHNOLOGIES AG , HOFMANN FRANZ , LANDGRAF ERHARD , LUYKEN RICHARD JOHANNES , ROESNER WOLFGANG , SPECHT MICHAEL
发明人： HOFMANN FRANZ , LANDGRAF ERHARD , LUYKEN RICHARD JOHANNES , ROESNER WOLFGANG , SPECHT MICHAEL
IPC分类号： G11C16/04 , H01L21/28 , H01L21/336 , H01L21/8246 , H01L21/8247 , H01L21/84 , H01L27/115 , H01L27/12 , H01L29/786 , H01L29/788 , H01L29/792 , H01R11/22 , H01R13/62 , H01L
CPC分类号： H01L21/28273 , G11C16/0466 , H01L21/28282 , H01L21/845 , H01L27/115 , H01L27/11521 , H01L27/11568 , H01L27/1203 , H01L29/66795 , H01L29/66825 , H01L29/66833 , H01L29/785 , H01L29/7881 , H01L29/792 , Y10S257/903 , Y10S257/904 , Y10S257/905
摘要： The invention relates to a semiconductor memory comprising a plurality of memory cells, each memory cell comprising the following: a first conductively doped contact area (S/D), a second conductively doped contact area (S/D) and a channel region arranged therebetween, which are embodied in a plate-type rib (FIN) made of a semiconductor material and which are arranged successively in the above-mentioned order in the longitudinal direction of the rib (FIN), said rib (FIN) having a substantially rectangular shape, according to a cross-sectional view extending in a perpendicular manner with respect to the longitudinal direction of the rib (FIN), comprising an upper rib side (10) and opposite lateral rib surfaces (12, 14); a memory layer (18) which is embodied in order to program the memory cell and which is arranged on the upper rib side (10) and distanced by means a first insulating layer (20), said memory layer (18) protruding over at least one (12) of the lateral rib surfaces (12) in a normal direction of one lateral rib surface (12), such that said one lateral rib surface (12) and the upper rib surface (10) form an injection edge (16) for injecting charge carriers from the channel region into the memory layer (18); and at least one gate electrode (WL1) which is distanced by means of a second insulating layer (22) from said one lateral rib surface (12) and distanced by means of a third insulating layer (29) from the memory layer (18), said gate electrode (WL1) being electrically insulated in relation to the channel region and being embodied in order to control the electrical conductivity thereof.
摘要翻译：本发明涉及一种具有多个存储器单元，每个存储器单元包括一个半导体存储器：第一导电掺杂接触区（S / D），第二导电掺杂接触区（S / D）和一个介于沟道区，其中（在网状肋FIN ）形成的半导体材料，以及（在肋FIN的纵向方向上按此次序）被布置成一个在另一个后面，其中所述鳍（FIN）至少在垂直（在沟道区延伸到所述肋FIN的长度方向）截面，具有一肋顶部的大致rechtsecksförmige形状（10）和相对的肋的侧表面（12，14）; 所设计的用于通过第一绝缘体层编程所述存储器单元存储层（18）（20）间隔开的肋顶部（10）布置，其中，在一个正常的方向经由肋的侧表面中的至少一个（12）（12）的存储层（18）肋侧表面（12）突出，以使所述一个肋侧表面（12）和肋顶部（10）形成用于从沟道区的载流子到所述存储层注入（18）的喷射边缘（16）; 和至少一个栅极电极（WL1），其通过第二绝缘体层隔开一个（22）的肋侧表面（12）和通过所述存储层（18）的第三绝缘层（29），其中所述沟道区相对的栅电极（WL1），其电是绝缘的，并适于控制其导电性。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式