会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 2. 发明申请
    • 半導体装置およびこれを用いたアクティブマトリクス駆動回路
    • 使用相同的半导体器件和主动矩阵驱动电路
    • WO2013069070A1
    • 2013-05-16
    • PCT/JP2011/006324
    • 2011-11-11
    • パイオニア株式会社パイオニア・マイクロ・テクノロジー株式会社秋山 周哲大塚 正志吉沢 勝美
    • 秋山 周哲大塚 正志吉沢 勝美
    • H01L29/78H01L27/146
    • H01L29/0847H01L27/14609H01L27/14612H01L27/14614H01L27/14616H01L27/14632H01L27/14687H01L29/1083H01L29/42368H01L29/66659H01L29/7835
    •  半導体基板上に形成された第1導電型の半導体層12と、半導体層12に形成された第2導電型のドレイン電極層21を有するドレイン領域13と、半導体層12に形成された第2導電型のソースオフセット層32およびソース電極層31を有するソース領域14と、ドレイン領域13とソース領域14の間で半導体層12の表面の活性領域に形成されたゲート酸化膜15と、ドレイン領域13とゲート酸化膜15の間で半導体層12の表面に形成されたLOCOS酸化膜16と、ゲート酸化膜15上にLOCOS酸化膜16に跨って形成されたゲート電極18と、を備え、ソースオフセット層32は、ゲート酸化膜15に隣接して形成され、ソースオフセット層32の不純物濃度は、半導体層12の不純物濃度よりも高く、かつ、ソース電極層31の不純物濃度よりも低く、ソース電極層31は、ゲート酸化膜15から離間してソースオフセット層32内に形成されている。
    • 在本发明中,提供如下:形成在半导体基板的顶部的第一导电半导体层(12) 形成在所述半导体层(12)上并具有第二导电漏电极层(21)的漏区(13)。 形成在所述半导体层(12)上并具有第二导电源偏移层(32)和源电极层(31)的源区(14)。 在所述半导体层(12)的表面的有源区域上形成在所述漏极区域(13)和所述源极区域(14)之间的栅极氧化膜(15)。 在半导体层(12)的表面上形成在漏区(13)和栅极氧化膜(15)之间的LOCOS氧化物膜(16); 以及形成在所述栅极氧化膜(15)的顶部上以跨越所述LOCOS氧化物膜(16)的栅电极(18)。 源极偏移层(32)形成为与栅极氧化膜(15)相邻,并且源极偏移层(32)中的杂质浓度高于半导体层(12)的杂质浓度,并且低于源极 电极层(31)。 源极电极层(31)形成在与栅极氧化膜(15)相距一定距离的源极偏移层(32)内。
    • 8. 发明申请
    • 半導体装置の製造方法及び半導体装置
    • 制造半导体器件和半导体器件的方法
    • WO2011010389A1
    • 2011-01-27
    • PCT/JP2009/063280
    • 2009-07-24
    • パイオニア株式会社沢渡 義規吉沢 勝美
    • 沢渡 義規吉沢 勝美
    • H01S5/343
    • H01S5/34306H01S5/3412
    •  半導体装置の製造方法は、温度300Kにおいて、PL発光のピーク波長が1.2μm以上となる半導体装置の製造方法である。該製造方法は、半導体基板(110)上に、GaAsを含んでなるバッファ層(120)を形成する第1形成工程と、形成されたバッファ層上に、InAsを含んでなる量子ドット(131)を自己形成させる第2形成工程と、形成された量子ドットを覆うように、GaAsを含んでなるキャップ層(140)を形成する第3形成工程とを備える。第2形成工程において量子ドットを自己形成させる際の温度である第1成長温度よりも、第3形成工程においてキャップ層を形成する際の温度である第2成長温度が低い。
    • 一种在300K的温度下制造具有不小于1.2μm的PL发射峰值波长的半导体器件的方法。该方法包括:第一形成步骤,其中在半导体衬底上形成含有GaAs的缓冲层(120) (110); 第二形成步骤,其中包含InAs的量子点(131)在这样形成的缓冲层上自形成; 以及第三形成步骤,其中形成包含GaAs的盖层(140)以覆盖由此形成的量子点。 在第三形成步骤中形成盖层的第二生长温度低于在第二形成步骤中自形成量子点的第一生长温度。