专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201814529A 通過爬坡之動態快取分割审中-公开
简体标题：通过爬坡之动态缓存分割
公开(公告)号：TW201814529A
公开(公告)日：2018-04-16
申请号：TW106131116
申请日：2017-09-12
申请人：美商高通公司 , QUALCOMM INCORPORATED
发明人：艾爾雪伊克瑞米莫漢麥德 A , AL SHEIKH, RAMI MOHAMMAD A. , 坎哈洛德韋德三世 , CAIN, HAROLD WADE III
IPC分类号： G06F12/02 , G06F13/16
CPC分类号： G06F12/0848 , G06F12/0811 , G06F12/084 , G06F12/0842 , G06F12/0846 , G06F12/0864 , G06F12/123 , G06F12/128 , G06F2212/1044 , G06F2212/282 , G06F2212/314 , G06F2212/502 , G06F2212/69
摘要：本發明揭示用於動態地分割一共用快取記憶體之系統及方法，其包括動態地判定與經組態以存取該共用快取記憶體之兩個或多於兩個處理器中之每一者相關聯之一機率。基於針對一處理器之該機率而依據針對該處理器之一第一快取行的在該共用快取記憶體中之一未命中將該第一快取行插入於與該共用快取記憶體相關聯之一最近最少使用(LRU)堆疊之一最近最多使用(MRU)位置中。基於針對該處理器之該機率而依據針對一第二快取行的在該共用快取記憶體中之一命中將該第二快取行升階至該LRU堆疊之該MRU位置。基於爬坡而判定針對該處理器之該機率，其中縮減該機率之波動，防止局部最大值，且防止該機率降至低於一臨限值。
简体摘要：本发明揭示用于动态地分割一共享高速缓存之系统及方法，其包括动态地判定与经组态以存取该共享高速缓存之两个或多于两个处理器中之每一者相关联之一概率。基于针对一处理器之该概率而依据针对该处理器之一第一缓存行的在该共享高速缓存中之一未命中将该第一缓存行插入于与该共享高速缓存相关联之一最近最少使用(LRU)堆栈之一最近最多使用(MRU)位置中。基于针对该处理器之该概率而依据针对一第二缓存行的在该共享高速缓存中之一命中将该第二缓存行升阶至该LRU堆栈之该MRU位置。基于爬坡而判定针对该处理器之该概率，其中缩减该概率之波动，防止局部最大值，且防止该概率降至低于一临限值。

2. 发明专利

TW201629975A 記憶體系統及其操作方法审中-公开
简体标题：内存系统及其操作方法
公开(公告)号：TW201629975A
公开(公告)日：2016-08-16
申请号：TW104119884
申请日：2015-06-18
申请人：愛思開海力士有限公司 , SK HYNIX INC.
发明人：劉炳晟 , YOU, BYOUNG-SUNG
IPC分类号： G11C16/02 , G11C16/06
CPC分类号： G06F11/1004 , G06F12/0873 , G06F12/1408 , G06F2212/1016 , G06F2212/214 , G06F2212/261 , G06F2212/282 , G06F2212/283 , G06F2212/7203
摘要：本發明揭示一種記憶體系統，其包含：一第一記憶體裝置，其包含一第一輸入/輸出緩衝區；一第二記憶體裝置，其包含一第二輸入/輸出緩衝區；以及一快取記憶體，其適合選擇性並暫時儲存要分別在該第一和第二記憶體裝置內編程的第一和第二資料。該第一資料利用只儲存在一第一程式區段的一第一專屬區段內該快取記憶體之中，編程至該第一程式區段內的第一記憶體裝置，該第二資料利用只儲存在一第二程式區段的一第二專屬區段內該快取記憶體之中，編程至該第二程式區段內的第二記憶體裝置，該第一專屬區段和該第二專屬區段設定成彼此並不重疊。
简体摘要：本发明揭示一种内存系统，其包含：一第一内存设备，其包含一第一输入/输出缓冲区；一第二内存设备，其包含一第二输入/输出缓冲区；以及一高速缓存，其适合选择性并暂时存储要分别在该第一和第二内存设备内编程的第一和第二数据。该第一数据利用只存储在一第一进程区段的一第一专属区段内该高速缓存之中，编程至该第一进程区段内的第一内存设备，该第二数据利用只存储在一第二进程区段的一第二专属区段内该高速缓存之中，编程至该第二进程区段内的第二内存设备，该第一专属区段和该第二专属区段设置成彼此并不重叠。

3. 发明专利

TWI612422B 產生用於共享快取記憶體系統之近似使用量測有权
简体标题：产生用于共享高速缓存系统之近似使用量测
公开(公告)号：TWI612422B
公开(公告)日：2018-01-21
申请号：TW104136889
申请日：2015-11-09
申请人：高通公司 , QUALCOMM INCORPORATED
发明人：霍華德瑞克羅伯特 , HOWER, DEREK ROBERT , 坎哈洛德韋德三世 , CAIN, HAROLD WADE III
IPC分类号： G06F12/08
CPC分类号： G06F12/084 , G06F11/3037 , G06F11/3433 , G06F11/3466 , G06F11/3471 , G06F11/348 , G06F12/0846 , G06F12/0848 , G06F12/0864 , G06F12/0895 , G06F2201/88 , G06F2201/885 , G06F2212/1016 , G06F2212/1044 , G06F2212/2112 , G06F2212/282 , G06F2212/314 , Y02D10/13

4. 发明专利

TW201712565A 用於預測性檔案快取及同步之技術审中-公开
简体标题：用于预测性文档缓存及同步之技术
公开(公告)号：TW201712565A
公开(公告)日：2017-04-01
申请号：TW105112834
申请日：2016-04-25
申请人：英特爾公司 , INTEL CORPORATION
发明人：李紅 , LI, HONG , 查荷蘇迪普S , CHAHAL, SUDIP S. , 尤伯里羅伊J , UBRY, ROY J. , 布拉漢朱利安 , BRAHAM, JULIAN , 班納吉普里塔 , BANERJI, PREETA
IPC分类号： G06F15/16 , G06F17/30
CPC分类号： G06F12/0871 , G06F12/0862 , G06F2212/1016 , G06F2212/154 , G06F2212/263 , G06F2212/282 , G06F2212/314 , G06F2212/463 , G06F2212/6024
摘要：用於預測性快取之技術包括一計算裝置來接收該計算裝置之一或多個感測器產生之感測器資料、以及基於該感測器資料來決定該計算裝置之一裝置脈絡。基於該裝置脈絡，該計算裝置可決定具有與該計算裝置之一使用者最近存取的另一檔案類似特性之一欲快取檔案。該計算裝置包括一檔案快取，其具有一第一分區，用以儲存識別來具有與一使用者最近存取之檔案類似特性的檔案、以及一第二分區，其用以儲存基於該使用者之存取型樣而被識別的檔案。該計算裝置可將該決定檔案儲存至該第一分區。
简体摘要：用于预测性缓存之技术包括一计算设备来接收该计算设备之一或多个传感器产生之传感器数据、以及基于该传感器数据来决定该计算设备之一设备脉络。基于该设备脉络，该计算设备可决定具有与该计算设备之一用户最近存取的另一文档类似特性之一欲缓存文档。该计算设备包括一文档缓存，其具有一第一分区，用以存储识别来具有与一用户最近存取之文档类似特性的文档、以及一第二分区，其用以存储基于该用户之存取型样而被识别的文档。该计算设备可将该决定文档存储至该第一分区。

5. 发明专利

TW201636852A 取決於模式而可動態配置以選擇分配至全部或是一個組的多模式組相聯快取記憶體审中-公开
简体标题：取决于模式而可动态配置以选择分配至全部或是一个组的多模式组相联高速缓存
公开(公告)号：TW201636852A
公开(公告)日：2016-10-16
申请号：TW104138641
申请日：2015-11-20
申请人：上海兆芯集成電路有限公司 , VIA ALLIANCE SEMICONDUCTOR CO., LTD.
发明人：瑞德道格拉斯R , REED, DOUGLAS R.
IPC分类号： G06F12/08
CPC分类号： G06F12/023 , G06F12/0804 , G06F12/0846 , G06F12/0864 , G06F12/123 , G06F12/128 , G06F2212/1021 , G06F2212/282 , G06F2212/601 , G06F2212/6046 , Y02D10/13
摘要：一種快取記憶體具有2^N組的陣列而每組具有多個標籤且每一標籤為X位元及2^W路。輸入端接收Q位元的記憶體位址[(Q-1)：0]，其有標籤記憶體位址[(Q-1)：(Q-X)]以及索引記憶體位址[(Q-X-1)：J]。Q至少為(N+J+X-1)的整數。組選取邏輯用索引及標籤的最低有效位元選取一個組，比較邏輯把標籤中除了最低有效位元外的所有位元對照於所選組的每一標籤中除了最低有效位元外的所有位元，若匹配則標示命中，反之則當操作在第一模式的時候分配邏輯分配至所選組的任一2^W路，且當操作在第二模式的時候分配至所選組的2^W路的一個子組。所述的子組由標籤的位元限定。
简体摘要：一种高速缓存具有2^N组的数组而每组具有多个标签且每一标签为X比特及2^W路。输入端接收Q比特的内存位址[(Q-1)：0]，其有标签内存位址[(Q-1)：(Q-X)]以及索引内存位址[(Q-X-1)：J]。Q至少为(N+J+X-1)的整数。组选取逻辑用索引及标签的最低有效比特选取一个组，比较逻辑把标签中除了最低有效比特外的所有比特对照于所选组的每一标签中除了最低有效比特外的所有比特，若匹配则标示命中，反之则当操作在第一模式的时候分配逻辑分配至所选组的任一2^W路，且当操作在第二模式的时候分配至所选组的2^W路的一个子组。所述的子组由标签的比特限定。

6. 发明专利

TWI518504B 使用可分割引擎實體化的虛擬核心以支援程式碼區塊執行的暫存器檔案節段有权
简体标题：使用可分割发动机实体化的虚拟内核以支持代码区块运行的寄存器文档节段
公开(公告)号：TWI518504B
公开(公告)日：2016-01-21
申请号：TW101110086
申请日：2012-03-23
申请人：軟體機器公司 , SOFT MACHINES, INC.
发明人：艾伯戴爾拉摩翰麥德 , ABDALLAH, MOHAMMAD
IPC分类号： G06F12/08 , G06F9/30 , G06F9/46
CPC分类号： G06F9/5077 , G06F9/30043 , G06F9/30123 , G06F9/3834 , G06F9/3836 , G06F9/3838 , G06F9/5016 , G06F9/505 , G06F12/0848 , G06F13/1657 , G06F2212/282

7. 发明专利

TW201439763A 用於管理一快取儲存以達成跨系統重開之改善快取斜增之系統，方法及電腦可讀媒體审中-公开
简体标题：用于管理一缓存存储以达成跨系统重开之改善缓存斜增之系统，方法及电脑可读媒体
公开(公告)号：TW201439763A
公开(公告)日：2014-10-16
申请号：TW103101494
申请日：2014-01-15
申请人： LSI公司 , LSI CORPORATION
发明人：席娃夏卡拉伊維納班葛洛兒 , SHIVASHANKARAIAH, VINAY BANGALORE , 帕拉瑪史瓦倫薩布賴馬尼倫 , PARAMESWARAN, SUBRAMANIAN , 伊許馬克 , ISH, MARK
IPC分类号： G06F12/08 , G03F3/06
CPC分类号： G06F12/0842 , G06F12/0871 , G06F2212/222 , G06F2212/225 , G06F2212/282 , G06F2212/311
摘要：本發明揭示一種快取控制器，其具有一快取儲存且與一儲存系統相關聯，該儲存系統維持儲存於跨該快取控制器之一重開之該快取儲存中之資訊。該快取控制器與一主機電腦系統及一資料儲存系統通信。該快取控制器分割快取記憶體以包含一後設資料部分及記錄部分。將一單獨部分用於快取資料元件。該快取控制器維持在該主機電腦系統可存取之一單獨記憶體中之後設資料之一複本。當後設資料記錄達到其容量時將資料寫入快取儲存。在一重開之後，即將後設資料複製回該主機電腦系統且周遊該後設資料記錄以複製未被保存至該資料儲存系統之該快取中之額外變化。
简体摘要：本发明揭示一种缓存控制器，其具有一缓存存储且与一存储系统相关联，该存储系统维持存储于跨该缓存控制器之一重开之该缓存存储中之信息。该缓存控制器与一主机电脑系统及一数据存储系统通信。该缓存控制器分割高速缓存以包含一元数据部分及记录部分。将一单独部分用于缓存数据组件。该缓存控制器维持在该主机电脑系统可存取之一单独内存中之元数据之一复本。当元数据记录达到其容量时将数据写入缓存存储。在一重开之后，即将元数据复制回该主机电脑系统且周游该元数据记录以复制未被保存至该数据存储系统之该缓存中之额外变化。

8. 发明专利

TW200708950A 記憶體空間管理方法及其相關系統 MEMORY MANAGEMENT METHOD AND SYSTEM 审中-公开
简体标题：内存空间管理方法及其相关系统 MEMORY MANAGEMENT METHOD AND SYSTEM
公开(公告)号：TW200708950A
公开(公告)日：2007-03-01
申请号：TW095130238
申请日：2006-08-17
申请人：聯發科技股份有限公司 MEDIATEK INC.
发明人：汪秉玉 WANG, BING-YU
IPC分类号： G06F
CPC分类号： G06F12/0866 , G06F3/0608 , G06F3/064 , G06F3/0656 , G06F3/0679 , G06F12/0246 , G06F2212/2022 , G06F2212/214 , G06F2212/282 , G06F2212/7203 , G11C5/04 , G11C7/1078 , G11C7/1087
摘要：本發明提供一種應用於一儲存裝置的記憶體空間管理方法,其中該儲存裝置具有複數個儲存單元。該記憶體空間管理方法包含有:提供包含有一緩衝空間的緩衝儲存裝置,其中該緩衝空間的大小係相同於每一儲存單元的大小;接收經由至少一存取單元所傳送的輸入資料並儲存該輸入資料至該緩衝儲存裝置的緩衝空間,其中該存取單元的大小係不同於每一儲存單元的大小;以及當該緩衝空間已滿時,藉由傳送儲存於該緩衝空間之資料至該儲存裝置中該複數個儲存單元之一第一儲存單元來寫入該輸入資料至該儲存裝置。
简体摘要：本发明提供一种应用于一存储设备的内存空间管理方法,其中该存储设备具有复数个存储单元。该内存空间管理方法包含有:提供包含有一缓冲空间的缓冲存储设备,其中该缓冲空间的大小系相同于每一存储单元的大小;接收经由至少一存取单元所发送的输入数据并存储该输入数据至该缓冲存储设备的缓冲空间,其中该存取单元的大小系不同于每一存储单元的大小;以及当该缓冲空间已满时,借由发送存储于该缓冲空间之数据至该存储设备中该复数个存储单元之一第一存储单元来写入该输入数据至该存储设备。

9. 发明专利

TW200614249A 快閃控制器快取架構 FLASH CONTROLLER CACHE ARCHITECTURE 审中-公开
简体标题：快闪控制器缓存架构 FLASH CONTROLLER CACHE ARCHITECTURE
公开(公告)号：TW200614249A
公开(公告)日：2006-05-01
申请号：TW094106988
申请日：2005-03-08
申请人：桑迪士克股份有限公司 SANDISK CORPORATION
发明人：凱文M 康萊 CONLEY, KEVIN M. , 瑞文愛哈米亞斯 ELHAMIAS, REUVEN
IPC分类号： G11C , G06F
CPC分类号： G06F12/0862 , G06F12/0804 , G06F12/0866 , G06F2212/2022 , G06F2212/214 , G06F2212/2146 , G06F2212/282 , G06F2212/502
摘要：本發明揭示一種插入一非揮發性記憶體與一主機之間的緩衝區快取記憶體，其可被分割成可用不同策略操作之區段。快取策略包括全部寫入、寫入及預讀(read–look–ahead)。全部寫入及回寫策略可改良速度。預讀快取允許更有效地使用緩衝區快取記憶體與非揮發性記憶體之間的匯流排。通話期指令藉由保證不受功率損耗而允許將資料保持在揮發性記憶體中。
简体摘要：本发明揭示一种插入一非挥发性内存与一主机之间的缓冲区高速缓存，其可被分割成可用不同策略操作之区段。缓存策略包括全部写入、写入及预读(read–look–ahead)。全部写入及回写策略可改良速度。预读缓存允许更有效地使用缓冲区高速缓存与非挥发性内存之间的总线。通话期指令借由保证不受功率损耗而允许将数据保持在挥发性内存中。

10. 发明专利

TW201710907A 提供記憶體管理單元分割之轉譯快取及其相關設備、方法及電腦可讀取媒體审中-公开
简体标题：提供内存管理单元分割之转译缓存及其相关设备、方法及电脑可读取媒体
公开(公告)号：TW201710907A
公开(公告)日：2017-03-16
申请号：TW105113591
申请日：2016-04-29
申请人：高通公司 , QUALCOMM INCORPORATED
发明人：波戴瑪傑森愛德華 , PODAIMA, JASON EDWARD , 瑞加立克巴斯拉夫 , RYCHLIK, BOHUSLAV , 摩瑞拉卡洛斯賈維爾 , MOREIRA, CARLOS JAVIER , 葛戴爾雷伯瑟瑞格默尼爾 , GADELRAB, SERAG MONIER , 韋爾辛斯基保羅克里斯多福約翰 , WIERCIENSKI, PAUL CHRISTOPHER JOHN , 米瑞特斯基艾力山德 , MIRETSKY, ALEXANDER , 艾默溫凱爾約翰 , ERNEWEIN, KYLE JOHN
IPC分类号： G06F12/08 , G06F12/10
CPC分类号： G06F12/0848 , G06F12/1036 , G06F12/109 , G06F12/12 , G06F2212/1016 , G06F2212/1028 , G06F2212/282 , G06F2212/50 , G06F2212/601 , G06F2212/68 , G06F2212/70 , Y02D10/13
摘要：提供記憶體管理單元(MMU)分割之轉譯快取，及其相關設備、方法及電腦可讀媒體。就此而言，在一個態樣中，提供一種包含一MMU之設備。該MMU包含一轉譯快取，其提供定義位址轉譯映射之複數個轉譯快取項目。該MMU進一步包含一分割區描述符表，其提供定義對應複數個分割區之複數個分割區描述符，該對應複數個分割區中之每一者包含該複數個轉譯快取項目之一或多個轉譯快取項目。該MMU亦包含一分割區轉譯電路，其經組態以自一請求器接收一記憶體存取請求。該分割區轉譯電路經進一步組態以判定該記憶體存取請求之一轉譯快取分割區識別符(TCPID)、基於該TCPID而識別該複數個分割區之一或多個分割區，及對該一或多個分割區之一轉譯快取項目執行該記憶體存取請求。
简体摘要：提供内存管理单元(MMU)分割之转译缓存，及其相关设备、方法及电脑可读媒体。就此而言，在一个态样中，提供一种包含一MMU之设备。该MMU包含一转译缓存，其提供定义位址转译映射之复数个转译缓存项目。该MMU进一步包含一分割区描述符表，其提供定义对应复数个分割区之复数个分割区描述符，该对应复数个分割区中之每一者包含该复数个转译缓存项目之一或多个转译缓存项目。该MMU亦包含一分割区转译电路，其经组态以自一请求器接收一内存存取请求。该分割区转译电路经进一步组态以判定该内存存取请求之一转译缓存分割区识别符(TCPID)、基于该TCPID而识别该复数个分割区之一或多个分割区，及对该一或多个分割区之一转译缓存项目运行该内存存取请求。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式