专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201814493A 記憶體系統及處理器系統审中-公开
简体标题：内存系统及处理器系统
公开(公告)号：TW201814493A
公开(公告)日：2018-04-16
申请号：TW106108075
申请日：2017-03-10
申请人：東芝記憶體股份有限公司 , TOSHIBA MEMORY CORPORATION
发明人：野口紘希 , NOGUCHI, HIROKI , 藤田忍 , FUJITA, SHINOBU
IPC分类号： G06F3/06 , G06F9/30
CPC分类号： G06F12/10 , G06F12/0238 , G06F12/0811 , G06F12/0868 , G06F12/0897 , G06F2212/1016 , G06F2212/214 , G06F2212/313 , G06F2212/7201 , G06F2212/7203 , G06F2212/7207
摘要：本發明之實施形態係關於記憶體系統及處理器系統。本發明提供一種使用非揮發記憶體，且防止存取性能降低，亦可提高資料寫入時之可靠性之記憶體系統及處理器系統者。一態樣之記憶體系統具備：第1記憶體，其就每個第1資料尺寸被存取；第2記憶體，其就每個小於上述第1資料尺寸之第2資料尺寸被存取，可較上述第1記憶體更高速存取；及第3記憶體，其存儲用以將對上述第2記憶體存取之位址轉換成對上述第1記憶體存取之位址之位址轉換資訊；且上述第1記憶體及上述第3記憶體為非揮發記憶體。
简体摘要：本发明之实施形态系关于内存系统及处理器系统。本发明提供一种使用非挥发内存，且防止存取性能降低，亦可提高数据写入时之可靠性之内存系统及处理器系统者。一态样之内存系统具备：第1内存，其就每个第1数据尺寸被存取；第2内存，其就每个小于上述第1数据尺寸之第2数据尺寸被存取，可较上述第1内存更高速存取；及第3内存，其存储用以将对上述第2内存存取之位址转换成对上述第1内存存取之位址之位址转换信息；且上述第1内存及上述第3内存为非挥发内存。

2. 发明专利

TW201814491A 記憶體控制電路、記憶體系統及處理器系統审中-公开
简体标题：内存控制电路、内存系统及处理器系统
公开(公告)号：TW201814491A
公开(公告)日：2018-04-16
申请号：TW106107900
申请日：2017-03-10
申请人：東芝記憶體股份有限公司 , TOSHIBA MEMORY CORPORATION
发明人：野口紘希 , NOGUCHI, HIROKI , 藤田忍 , FUJITA, SHINOBU
IPC分类号： G06F3/06 , G06F12/08 , G06F9/30
CPC分类号： G06F3/0607 , G06F3/0631 , G06F3/0635 , G06F3/0685 , G06F11/34 , G06F12/0223 , G06F12/023 , G06F12/0292 , G06F12/0888 , G06F12/1009 , G06F2212/1016 , G06F2212/1044 , G06F2212/205 , G06F2212/502 , G06F2212/657
摘要：本發明之實施形態係關於一種記憶體控制電路、記憶體系統及處理器系統。本發明提供一種能夠有效地利用揮發記憶體與非揮發記憶體之特徵而實現高速寫入之記憶體控制電路、記憶體系統及處理器系統。本發明之一態樣之記憶體控制電路具備：寫入目的地選擇部，其針對處理器向第1記憶裝置寫入資料之每一位址區域，選擇上述第1記憶裝置內之揮發記憶體及非揮發記憶體之任一者作為寫入目的地；寫入控制部，其進行將應寫入之位址區域之資料寫入至由上述寫入目的地選擇部選擇之寫入目的地之控制；及存取資訊登錄部，其針對每一上述位址區域，將作為寫入目的地之上述揮發記憶體或上述非揮發記憶體之選擇資訊、與切換上述位址區域內之連續之位址群之頁之次數資訊建立對應關係而登錄；且若自上述處理器收到新的寫入要求，則上述寫入目的地選擇部根據登錄於上述存取資訊登錄部之資訊而選擇上述寫入目的地。
简体摘要：本发明之实施形态系关于一种内存控制电路、内存系统及处理器系统。本发明提供一种能够有效地利用挥发内存与非挥发内存之特征而实现高速写入之内存控制电路、内存系统及处理器系统。本发明之一态样之内存控制电路具备：写入目的地选择部，其针对处理器向第1记忆设备写入数据之每一位址区域，选择上述第1记忆设备内之挥发内存及非挥发内存之任一者作为写入目的地；写入控制部，其进行将应写入之位址区域之数据写入至由上述写入目的地选择部选择之写入目的地之控制；及存取信息登录部，其针对每一上述位址区域，将作为写入目的地之上述挥发内存或上述非挥发内存之选择信息、与切换上述位址区域内之连续之位址群之页之次数信息创建对应关系而登录；且若自上述处理器收到新的写入要求，则上述写入目的地选择部根据登录于上述存取信息登录部之信息而选择上述写入目的地。

3. 发明专利

TW201738755A 用於快取無效之裝置及方法审中-公开
简体标题：用于缓存无效之设备及方法
公开(公告)号：TW201738755A
公开(公告)日：2017-11-01
申请号：TW106108061
申请日：2017-03-10
申请人：美光科技公司 , MICRON TECHNOLOGY, INC.
发明人：墨菲理查 C , MURPHY, RICHARD C.
IPC分类号： G06F12/02 , G06F13/16 , G06F3/06
CPC分类号： G11C11/4091 , G06F12/0817 , G06F12/084 , G06F12/0891 , G06F2212/1016 , G06F2212/1028 , G06F2212/621 , G11C7/1006 , G11C11/4097 , G11C2207/2245
摘要：本發明包含用於快取無效之裝置及方法。一實例性裝置包括一具有位元向量之記憶體器件及耦合至該記憶體器件之一通道控制器。該通道控制器經組態以回應於接收一位元向量運算請求而使得一整體無效命令發送至一快取記憶體系統。
简体摘要：本发明包含用于缓存无效之设备及方法。一实例性设备包括一具有比特矢量之内存器件及耦合至该内存器件之一信道控制器。该信道控制器经组态以回应于接收一比特矢量运算请求而使得一整体无效命令发送至一高速缓存系统。

4. 发明专利

TW201738751A 映射表載入方法、記憶體控制電路單元與記憶體儲存裝置审中-公开
简体标题：映射表加载方法、内存控制电路单元与内存存储设备
公开(公告)号：TW201738751A
公开(公告)日：2017-11-01
申请号：TW105113420
申请日：2016-04-29
申请人：群聯電子股份有限公司 , PHISON ELECTRONICS CORP.
发明人：葉志剛 , YEH, CHIH-KANG
IPC分类号： G06F12/02 , G06F3/06
CPC分类号： G06F12/1009 , G06F12/0246 , G06F2212/1016 , G06F2212/1041 , G06F2212/202 , G06F2212/466 , G06F2212/65 , G06F2212/7201 , G06F2212/7205
摘要：本發明提出一種映射表載入方法、記憶體控制電路單元與記憶體儲存裝置。本方法包括：接收第一指令；當可複寫式非揮發性記憶體模組的操作模式為第一操作模式時，載入對應第一指令的第一子邏輯位址-實體位址映射表；以及當可複寫式非揮發性記憶體模組的操作模式為第二操作模式時，載入對應第一指令的第一邏輯位址-實體位址映射表，其中第一邏輯位址-實體位址映射表包括第一子邏輯位址-實體位址映射表。
简体摘要：本发明提出一种映射表加载方法、内存控制电路单元与内存存储设备。本方法包括：接收第一指令；当可复写式非挥发性内存模块的操作模式为第一操作模式时，加载对应第一指令的第一子逻辑位址-实体位址映射表；以及当可复写式非挥发性内存模块的操作模式为第二操作模式时，加载对应第一指令的第一逻辑位址-实体位址映射表，其中第一逻辑位址-实体位址映射表包括第一子逻辑位址-实体位址映射表。

5. 发明专利

TW201738731A 多處理器系統及快取共用方法审中-公开
简体标题：多处理器系统及缓存共享方法
公开(公告)号：TW201738731A
公开(公告)日：2017-11-01
申请号：TW106112851
申请日：2017-04-18
申请人：聯發科技股份有限公司 , MEDIATEK INC.
发明人：林建宏 , LIN, CHIEN-HUNG , 吳明儒 , WU, MING-JU , 喬偉豪 , CHIAO, WEI-HAO , 李坤耿 , LEE, KUN-GENG , 張順傑 , CHANG, SHUN-CHIEH , 張鳴谷 , CHANG, MING-KU , 許嘉豪 , HSU, CHIA-HAO , 蕭丕承 , HSIAO, PI-CHENG
IPC分类号： G06F9/28 , G06F13/16
CPC分类号： G06F12/128 , G06F12/0804 , G06F12/0811 , G06F12/0831 , G06F12/084 , G06F12/0842 , G06F12/0862 , G06F2212/1016 , G06F2212/1044 , G06F2212/602 , G06F2212/621
摘要：本發明提供一種多處理器系統及快取共用方法，其中多處理器系統包括多個處理器子系統及一快取同調互連電路。該多個處理器子系統包含一第一處理器子系統與一第二處理器子系統。該第一處理器子系統包含至少一第一處理器及耦接於該至少一第一處理器之一第一快取記憶體，該第二處理器子系統包含至少一第二處理器及耦接於該至少一第二處理器之一第二快取記憶體。該快取同調互連電路耦接於該多個處理器子系統，用於從該第一快取記憶體中之一被驅逐快取列獲取一快取列資料，並將已獲取之該快取列資料傳送至該第二快取記憶體進行存儲。
简体摘要：本发明提供一种多处理器系统及缓存共享方法，其中多处理器系统包括多个处理器子系统及一缓存同调互连电路。该多个处理器子系统包含一第一处理器子系统与一第二处理器子系统。该第一处理器子系统包含至少一第一处理器及耦接于该至少一第一处理器之一第一高速缓存，该第二处理器子系统包含至少一第二处理器及耦接于该至少一第二处理器之一第二高速缓存。该缓存同调互连电路耦接于该多个处理器子系统，用于从该第一高速缓存中之一被驱逐缓存列获取一缓存列数据，并将已获取之该缓存列数据发送至该第二高速缓存进行存储。

7. 发明专利

TW201729101A 對使用者資料執行選擇性下伏暴露映射之設備、方法以及多模式儲存裝置审中-公开
简体标题：对用户数据运行选择性下伏暴露映射之设备、方法以及多模式存储设备
公开(公告)号：TW201729101A
公开(公告)日：2017-08-16
申请号：TW105124532
申请日：2016-08-03
申请人：三星電子股份有限公司 , SAMSUNG ELECTRONICS CO., LTD.
发明人：湯米林安德魯 , TOMLIN, ANDREW , 瓊斯賈斯汀 , JONES, JUSTIN
IPC分类号： G06F12/02 , G06F3/06
CPC分类号： G06F12/1009 , G06F3/0611 , G06F3/0626 , G06F3/0644 , G06F3/0652 , G06F3/0659 , G06F3/0664 , G06F3/0688 , G06F12/0246 , G06F2212/1016 , G06F2212/1024 , G06F2212/152 , G06F2212/65 , G06F2212/7201 , G06F2212/7207 , G06F2212/7208
摘要：一種用於將使用者資料映射至選擇性下伏暴露（SUE）位址空間中的設備包括：記憶體，儲存機器指令；以及處理器，執行所述指令，以對來自多個邏輯定址塊的第一使用者資料進行組合從而生成選擇性下伏暴露頁面。所述選擇性下伏暴露頁面與位於多個晶粒中的每一者上的相應實體塊的相應實體頁面對應，所述多個晶粒的記憶體胞元的對應實體塊在儲存裝置中作為單元而進行聯合管理。所述處理器更執行所述指令，以將使所述第一使用者資料與邏輯位址空間中的所述選擇性下伏暴露頁面相關聯的映射資訊儲存於所述儲存裝置中。
简体摘要：一种用于将用户数据映射至选择性下伏暴露（SUE）位址空间中的设备包括：内存，存储机器指令；以及处理器，运行所述指令，以对来自多个逻辑寻址块的第一用户数据进行组合从而生成选择性下伏暴露页面。所述选择性下伏暴露页面与位于多个晶粒中的每一者上的相应实体块的相应实体页面对应，所述多个晶粒的内存胞元的对应实体块在存储设备中作为单元而进行联合管理。所述处理器更运行所述指令，以将使所述第一用户数据与逻辑位址空间中的所述选择性下伏暴露页面相关联的映射信息存储于所述存储设备中。

8. 发明专利

TW201729099A 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置审中-公开
简体标题：内存管理方法、内存控制电路单元与内存存储设备
公开(公告)号：TW201729099A
公开(公告)日：2017-08-16
申请号：TW105104043
申请日：2016-02-05
申请人：群聯電子股份有限公司 , PHISON ELECTRONICS CORP.
发明人：陳國榮 , TAN, KOK-YONG , 顏鴻聖 , YAN, HORNG-SHENG
IPC分类号： G06F12/02 , G06F12/08
CPC分类号： G06F3/0605 , G06F3/0652 , G06F3/0659 , G06F3/0665 , G06F3/0679 , G06F12/0246 , G06F2212/1016 , G06F2212/214 , G06F2212/657 , G06F2212/7201 , G06F2212/7205
摘要：本發明提供用於可複寫式非揮發性記憶體模組的一種記憶體管理方法。記憶體管理方法包括從主機系統接收調整指令，其中所述調整指令用以指示多個邏輯單元中的至少一邏輯單元所儲存的資料是無效的；根據所述調整指令更新邏輯位址狀態表，其中所述邏輯位址狀態表反應出所述邏輯單元中的每一邏輯單元所儲存的資料的資料狀態，其中所述資料狀態包括第一狀態或第二狀態；以及倘若符合預定條件，根據所述邏輯位址狀態表與所述實體位址狀態表來更新實體位址狀態表，其中所述實體位址狀態表反應出所述實體程式化單元中的每一實體程式化單元所儲存的資料的所述資料狀態。
简体摘要：本发明提供用于可复写式非挥发性内存模块的一种内存管理方法。内存管理方法包括从主机系统接收调整指令，其中所述调整指令用以指示多个逻辑单元中的至少一逻辑单元所存储的数据是无效的；根据所述调整指令更新逻辑位址状态表，其中所述逻辑位址状态表反应出所述逻辑单元中的每一逻辑单元所存储的数据的数据状态，其中所述数据状态包括第一状态或第二状态；以及倘若符合预定条件，根据所述逻辑位址状态表与所述实体位址状态表来更新实体位址状态表，其中所述实体位址状态表反应出所述实体进程化单元中的每一实体进程化单元所存储的数据的所述数据状态。

9. 发明专利

TWI592865B 資料讀取方法、資料寫入方法及使用所述方法的儲存控制器有权
简体标题：数据读取方法、数据写入方法及使用所述方法的存储控制器
公开(公告)号：TWI592865B
公开(公告)日：2017-07-21
申请号：TW105123217
申请日：2016-07-22
申请人：大心電子(英屬維京群島)股份有限公司 , EPOSTAR ELECTRONICS (BVI) CORPORATION
发明人：吳迪賢 , NGU, DI-HSIEN
IPC分类号： G06F3/06 , G06F12/02
CPC分类号： G06F3/061 , G06F3/064 , G06F3/0659 , G06F3/0665 , G06F3/0679 , G06F12/0246 , G06F2212/1016 , G06F2212/152 , G06F2212/214 , G06F2212/7202

10. 发明专利

TWI582592B 用於存取快取記憶體的方法與裝置有权
简体标题：用于存取高速缓存的方法与设备
公开(公告)号：TWI582592B
公开(公告)日：2017-05-11
申请号：TW105135053
申请日：2016-10-28
申请人：晶心科技股份有限公司 , ANDES TECHNOLOGY CORPORATION
发明人：鄭傑仁 , CHENG, CHIEH-JEN , 張傳華 , CHANG, CHUAN-HUA
IPC分类号： G06F12/08
CPC分类号： G06F12/0802 , G06F12/1027 , G06F2212/1016 , G06F2212/152 , G06F2212/507

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式