专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201511214A 半導體裝置审中-公开
简体标题：半导体设备
公开(公告)号：TW201511214A
公开(公告)日：2015-03-16
申请号：TW102149115
申请日：2013-12-30
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：尾山幸史 , OYAMA, YUKIFUMI , 向田秀子 , MUKAIDA, HIDEKO , 福田昌利 , FUKUDA, MASATOSHI , 築山慧至 , TSUKIYAMA, SATOSHI , 深山真哉 , FUKAYAMA, SHINYA
IPC分类号： H01L25/04
CPC分类号： H01L23/562 , H01L23/16 , H01L23/3135 , H01L25/0657 , H01L2224/16145 , H01L2224/16225 , H01L2225/06513 , H01L2225/06517 , H01L2225/06575 , H01L2225/06593 , H01L2924/15311
摘要：本發明提供一種可抑制因半導體晶片之變形引起之連接凸塊之應變之半導體裝置。本發明之半導體裝置包括：第1半導體晶片，其具有第1主面及第2主面，該第2主面係與第1主面對向，且設置有第2電極；第2半導體晶片，其具有設置有與第2電極連接之第3電極之第3主面、及與第3主面對向之第4主面；及第1分隔件，其配置於第2、第3電極與第1、第2半導體晶片之外周面之間之區域，確保第1半導體晶片與第2半導體晶片之間隙。
简体摘要：本发明提供一种可抑制因半导体芯片之变形引起之连接凸块之应变之半导体设备。本发明之半导体设备包括：第1半导体芯片，其具有第1主面及第2主面，该第2主面系与第1主面对向，且设置有第2电极；第2半导体芯片，其具有设置有与第2电极连接之第3电极之第3主面、及与第3主面对向之第4主面；及第1分隔件，其配置于第2、第3电极与第1、第2半导体芯片之外周面之间之区域，确保第1半导体芯片与第2半导体芯片之间隙。

2. 发明专利

TW201613050A 半導體裝置审中-公开
简体标题：半导体设备
公开(公告)号：TW201613050A
公开(公告)日：2016-04-01
申请号：TW104106903
申请日：2015-03-04
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：築山慧至 , TSUKIYAMA, SATOSHI , 向田秀子 , MUKAIDA, HIDEKO , 栗田洋一郎 , KURITA, YOICHIRO
IPC分类号： H01L23/48 , H01L23/50
CPC分类号： H01L25/0657 , H01L23/3128 , H01L23/3135 , H01L23/481 , H01L23/49827 , H01L23/5384 , H01L24/13 , H01L24/16 , H01L2224/16225 , H01L2924/181 , H05K1/00 , H01L2924/00012
摘要：本發明之實施形態提供一種抑制凸塊電極之間之連接不良之產生之半導體裝置。實施形態之半導體裝置包括第1半導體晶片、第2半導體晶片、第1樹脂層、及鑄模樹脂層，該第1半導體晶片包括：第1晶片本體，其具有第1表面與第2表面；第1電極，其設置於第1晶片本體之第1表面；第1無機保護膜，其使第1電極露出，且覆蓋第1晶片本體之第1表面；及第1凸塊電極，其設置於第1電極上；該第2半導體晶片包括：第2晶片本體，其具有第1表面與第2表面；第2電極，其設置於第2晶片本體之第1表面；第2無機保護膜，其使第2電極露出，且覆蓋第2晶片本體之第1表面；有機保護膜，其使第2電極露出，且覆蓋第2無機保護膜；第1貫通電極，其以貫通第2晶片本體之方式設置，且與第2電極電性連接；及第3凸塊電極，其設置於第2晶片本體之第2表面側，且與第1貫通電極電性連接；該第2半導體晶片使第3凸塊電極連接於上述第1凸塊電極，且該第2半導體晶片積層於第1半導體晶片上；該第1樹脂層設置於第1半導體晶片與第2半導體晶片之間，且與第1無機保護膜相接；該塑模樹脂層覆蓋第1半導體晶片、第2半導體晶片及第1樹脂層。
简体摘要：本发明之实施形态提供一种抑制凸块电极之间之连接不良之产生之半导体设备。实施形态之半导体设备包括第1半导体芯片、第2半导体芯片、第1树脂层、及铸模树脂层，该第1半导体芯片包括：第1芯片本体，其具有第1表面与第2表面；第1电极，其设置于第1芯片本体之第1表面；第1无机保护膜，其使第1电极露出，且覆盖第1芯片本体之第1表面；及第1凸块电极，其设置于第1电极上；该第2半导体芯片包括：第2芯片本体，其具有第1表面与第2表面；第2电极，其设置于第2芯片本体之第1表面；第2无机保护膜，其使第2电极露出，且覆盖第2芯片本体之第1表面；有机保护膜，其使第2电极露出，且覆盖第2无机保护膜；第1贯通电极，其以贯通第2芯片本体之方式设置，且与第2电极电性连接；及第3凸块电极，其设置于第2芯片本体之第2表面侧，且与第1贯通电极电性连接；该第2半导体芯片使第3凸块电极连接于上述第1凸块电极，且该第2半导体芯片积层于第1半导体芯片上；该第1树脂层设置于第1半导体芯片与第2半导体芯片之间，且与第1无机保护膜相接；该塑模树脂层覆盖第1半导体芯片、第2半导体芯片及第1树脂层。

3. 发明专利

TW201438122A 半導體裝置之製造方法审中-公开
简体标题：半导体设备之制造方法
公开(公告)号：TW201438122A
公开(公告)日：2014-10-01
申请号：TW102129176
申请日：2013-08-14
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：築山慧至 , TSUKIYAMA, SATOSHI , 福田昌利 , FUKUDA, MASATOSHI
IPC分类号： H01L21/60 , H01L21/98
CPC分类号： H01L2224/16145 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73257 , H01L2924/15311 , H01L2924/00014 , H01L2924/00
摘要：本發明提供一種於利用凸塊電極連接半導體晶片之間並積層時，可抑制半導體晶片之間的位置偏移的半導體裝置之製造方法。於實施形態之半導體裝置之製造方法中，獲取積層於第1半導體晶片2A上之第2半導體晶片2B之第3對準標記5C、與移動至第2半導體晶片4B上之第3半導體晶片2C之第4對準標記5D之位置資訊。基於設置於第1半導體晶片2A之第1對準標記5A之位置資訊與第3及第4對準標記5C、4D之位置資訊，使第2半導體晶片2B與第3半導體晶片2C位置對準並積層。
简体摘要：本发明提供一种于利用凸块电极连接半导体芯片之间并积层时，可抑制半导体芯片之间的位置偏移的半导体设备之制造方法。于实施形态之半导体设备之制造方法中，获取积层于第1半导体芯片2A上之第2半导体芯片2B之第3对准标记5C、与移动至第2半导体芯片4B上之第3半导体芯片2C之第4对准标记5D之位置信息。基于设置于第1半导体芯片2A之第1对准标记5A之位置信息与第3及第4对准标记5C、4D之位置信息，使第2半导体芯片2B与第3半导体芯片2C位置对准并积层。

4. 发明专利

TW201711292A 半導體裝置审中-公开
简体标题：半导体设备
公开(公告)号：TW201711292A
公开(公告)日：2017-03-16
申请号：TW105106187
申请日：2016-03-01
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：佐藤宏貴 , SATO, HIROTAKA , 向田秀子 , MUKAIDA, HIDEKO , 築山慧至 , TSUKIYAMA, SATOSHI , 尾山勝彥 , OYAMA, KATSUHIKO , 藤卷明子 , FUJIMAKI, AKIKO , 小坂善幸 , KOSAKA, YOSHIYUKI
IPC分类号： H01R13/02 , H01R24/60
CPC分类号： H01L2224/48091 , H01L2224/48227 , H01L2924/15313 , H01L2924/181 , H01L2924/00014 , H01L2924/00012
摘要：本發明之實施形態提供一種能夠抑制插槽與電路基板之間發生連接不良之半導體裝置。實施形態之半導體裝置包括：電路基板，其具備配線基板及搭載於配線基板之半導體晶片，該配線基板具有包含第一連接焊墊之複數個連接焊墊；插槽，其具備第一框體及連接端子，該第一框體具有：包含具有第一面及位於第一面之相反側之第二面之外周面之框體部、由外周面包圍之中空部、自框體部向與第一面或第二面不同之方向延伸之突起，該連接端子自中空部之內部朝外部延伸且電性連接於第一連接焊墊；及第二框體，其一方面覆蓋電路基板、一方面與第一面及第二面相接，且具有與突起嵌合之插入孔。
简体摘要：本发明之实施形态提供一种能够抑制插槽与电路基板之间发生连接不良之半导体设备。实施形态之半导体设备包括：电路基板，其具备配线基板及搭载于配线基板之半导体芯片，该配线基板具有包含第一连接焊垫之复数个连接焊垫；插槽，其具备第一框体及连接端子，该第一框体具有：包含具有第一面及位于第一面之相反侧之第二面之外周面之框体部、由外周面包围之中空部、自框体部向与第一面或第二面不同之方向延伸之突起，该连接端子自中空部之内部朝外部延伸且电性连接于第一连接焊垫；及第二框体，其一方面覆盖电路基板、一方面与第一面及第二面相接，且具有与突起嵌合之插入孔。

6. 发明专利

TWI512862B 半導體裝置之製造方法有权
简体标题：半导体设备之制造方法
公开(公告)号：TWI512862B
公开(公告)日：2015-12-11
申请号：TW102129176
申请日：2013-08-14
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：築山慧至 , TSUKIYAMA, SATOSHI , 福田昌利 , FUKUDA, MASATOSHI
IPC分类号： H01L21/60 , H01L21/98
CPC分类号： H01L2224/16145 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73257 , H01L2924/15311 , H01L2924/00014 , H01L2924/00

7. 发明专利

TW201511147A 半導體製造裝置审中-公开
简体标题：半导体制造设备
公开(公告)号：TW201511147A
公开(公告)日：2015-03-16
申请号：TW102149305
申请日：2013-12-31
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：深山真哉 , FUKAYAMA, SHINYA , 尾山幸史 , OYAMA, YUKIFUMI , 築山慧至 , TSUKIYAMA, SATOSHI , 福田昌利 , FUKUDA, MASATOSHI
IPC分类号： H01L21/58
CPC分类号： H01L21/6838 , H01L21/677 , H01L24/75 , H01L24/81 , H01L25/50 , H01L2224/16145 , H01L2224/7565 , H01L2224/81191
摘要：本發明係提供一種可抑制於半導體晶片產生彎曲應力之半導體製造裝置。本發明之半導體製造裝置包括：吸頭，其吸附於主面設置有凸塊之半導體晶片；及驅動機構，其驅動吸頭而將經吸附之半導體晶片載置至安裝基板或者其他半導體晶片上；且吸頭係於半導體晶片之吸附面，設置有用以避免與凸塊抵接之凹陷部。
简体摘要：本发明系提供一种可抑制于半导体芯片产生弯曲应力之半导体制造设备。本发明之半导体制造设备包括：吸头，其吸附于主面设置有凸块之半导体芯片；及驱动机构，其驱动吸头而将经吸附之半导体芯片载置至安装基板或者其他半导体芯片上；且吸头系于半导体芯片之吸附面，设置有用以避免与凸块抵接之凹陷部。

8. 发明专利

TW201519337A 半導體裝置之製造方法审中-公开
简体标题：半导体设备之制造方法
公开(公告)号：TW201519337A
公开(公告)日：2015-05-16
申请号：TW103123047
申请日：2014-07-03
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：築山慧至 , TSUKIYAMA, SATOSHI , 福田昌利 , FUKUDA, MASATOSHI , 尾山幸史 , OYAMA, YUKIFUMI , 深山真哉 , FUKAYAMA, SHINYA
IPC分类号： H01L21/58 , H01L21/60
CPC分类号： H01L24/81 , H01L21/563 , H01L23/544 , H01L24/11 , H01L24/13 , H01L24/14 , H01L24/17 , H01L25/074 , H01L25/50 , H01L2223/54426 , H01L2223/54473 , H01L2224/10135 , H01L2224/1131 , H01L2224/11334 , H01L2224/13014 , H01L2224/13082 , H01L2224/13111 , H01L2224/13139 , H01L2224/13144 , H01L2224/13147 , H01L2224/13155 , H01L2224/13164 , H01L2224/1319 , H01L2224/1403 , H01L2224/1415 , H01L2224/14505 , H01L2224/16146 , H01L2224/1705 , H01L2224/17517 , H01L2224/73204 , H01L2224/8113 , H01L2224/81139 , H01L2224/81193 , H01L2224/81194 , H01L2224/81203 , H01L2224/81815 , H01L2224/81862 , H01L2224/81907 , H01L2224/83104 , H01L2224/92125 , H01L2924/35 , H01L2924/01083 , H01L2924/01049 , H01L2924/00014 , H01L2224/8185 , H01L2924/0665 , H01L2924/01047 , H01L2924/01029
摘要：本發明提供一種可抑制凸塊之接合不良之半導體裝置之製造方法。實施形態係於第1半導體晶片之第1面形成第1凸塊電極，且於第2半導體晶片之第2面形成第2凸塊電極與突起。以第1面與第2面對向之方式，使用突起將第1及2半導體晶片固定。將上述第1半導體晶片與上述第2半導體晶片回焊而使其等電性連接，其後以低於回焊溫度之溫度使突起硬化。
简体摘要：本发明提供一种可抑制凸块之接合不良之半导体设备之制造方法。实施形态系于第1半导体芯片之第1面形成第1凸块电极，且于第2半导体芯片之第2面形成第2凸块电极与突起。以第1面与第2面对向之方式，使用突起将第1及2半导体芯片固定。将上述第1半导体芯片与上述第2半导体芯片回焊而使其等电性连接，其后以低于回焊温度之温度使突起硬化。

9. 发明专利

TW201511213A 半導體裝置及其製造方法审中-公开
简体标题：半导体设备及其制造方法
公开(公告)号：TW201511213A
公开(公告)日：2015-03-16
申请号：TW102148508
申请日：2013-12-26
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：河崎一茂 , KAWASAKI, KAZUSHIGE , 栗田洋一郎 , KURITA, YOICHIRO , 築山慧至 , TSUKIYAMA, SATOSHI , 三浦正幸 , MIURA, MASAYUKI
IPC分类号： H01L25/04 , H01L21/56
CPC分类号： H01L23/367 , H01L21/4817 , H01L21/561 , H01L23/3128 , H01L23/49816 , H01L24/97 , H01L25/065 , H01L2224/16145 , H01L2224/16225 , H01L2924/15311 , H01L2924/181 , H01L2924/00
摘要：本發明提供一種難以剝離為了謀求散熱性之提高而露出之金屬板之半導體裝置。本發明提供一種包括金屬板1、複數個半導體晶片3、絕緣層6a、配線層6b、外部連接端子19、及密封樹脂部2之半導體裝置10。金屬板1具有呈方形形狀之第1面1a。複數個半導體晶片3係積層於金屬板1之第2面1g上。絕緣層6a及配線層6b係相對於半導體晶片3而設置於金屬板1之相反側。外部連接端子19係相對於絕緣層6a及配線層6b而設置於半導體晶片3之相反側。密封樹脂部2係使金屬板1之第1面1a露出，並且密封半導體晶片3。金屬板1之自第1面1a之外周邊連續之外周面中的至少1個對向之2個面係由密封樹脂部2覆蓋。
简体摘要：本发明提供一种难以剥离为了谋求散热性之提高而露出之金属板之半导体设备。本发明提供一种包括金属板1、复数个半导体芯片3、绝缘层6a、配线层6b、外部连接端子19、及密封树脂部2之半导体设备10。金属板1具有呈方形形状之第1面1a。复数个半导体芯片3系积层于金属板1之第2面1g上。绝缘层6a及配线层6b系相对于半导体芯片3而设置于金属板1之相反侧。外部连接端子19系相对于绝缘层6a及配线层6b而设置于半导体芯片3之相反侧。密封树脂部2系使金属板1之第1面1a露出，并且密封半导体芯片3。金属板1之自第1面1a之外周边连续之外周面中的至少1个对向之2个面系由密封树脂部2覆盖。

10. 发明专利

TW201301464A 層積型半導體裝置及其製造方法审中-公开
简体标题：层积型半导体设备及其制造方法
公开(公告)号：TW201301464A
公开(公告)日：2013-01-01
申请号：TW101118423
申请日：2012-05-23
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：築山慧至 , TSUKIYAMA, SATOSHI , 福田昌利 , FUKUDA, MASATOSHI , 渡部博 , WATABE, HIROSHI , 溝口慶太 , MIZOGUCHI, KEITA , 小牟田直幸 , KOMUTA, NAOYUKI
IPC分类号： H01L23/488 , H01L21/60 , H01L23/28
CPC分类号： H01L24/81 , H01L21/50 , H01L23/3128 , H01L23/49811 , H01L24/13 , H01L24/16 , H01L24/73 , H01L25/0657 , H01L25/50 , H01L2224/10135 , H01L2224/10165 , H01L2224/13025 , H01L2224/13111 , H01L2224/13139 , H01L2224/13144 , H01L2224/13147 , H01L2224/13155 , H01L2224/13164 , H01L2224/14151 , H01L2224/14155 , H01L2224/14156 , H01L2224/14177 , H01L2224/16145 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48227 , H01L2224/73204 , H01L2224/73253 , H01L2224/73257 , H01L2224/81139 , H01L2224/8114 , H01L2224/81141 , H01L2224/81191 , H01L2224/81193 , H01L2224/81201 , H01L2224/81203 , H01L2224/83104 , H01L2224/83815 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06527 , H01L2225/06541 , H01L2225/06565 , H01L2924/15311 , H01L2924/3511 , H01L2924/00014 , H01L2924/00012 , H01L2924/01083 , H01L2924/01029 , H01L2924/01047 , H01L2924/00
摘要：本發明之實施形態之層積型半導體裝置係包含：第1半導體晶片，其具有第1凸塊電極；及第2半導體晶片，其具有第2凸塊電極。第1及第2半導體晶片係一邊使凸塊電極彼此連接一邊層積。於第1及第2半導體晶片中至少一者設置有止擋用突起與接著用突起。止擋用突起係以非接著狀態接觸第1及第2半導體晶片之另一者。接著用突起係接著於第1及第2半導體晶片。
简体摘要：本发明之实施形态之层积型半导体设备系包含：第1半导体芯片，其具有第1凸块电极；及第2半导体芯片，其具有第2凸块电极。第1及第2半导体芯片系一边使凸块电极彼此连接一边层积。于第1及第2半导体芯片中至少一者设置有止挡用突起与接着用突起。止挡用突起系以非接着状态接触第1及第2半导体芯片之另一者。接着用突起系接着于第1及第2半导体芯片。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式